| 摘要 | 第5-7页 |
| abstract | 第7-9页 |
| 第1章 绪论 | 第12-26页 |
| 1.1 研究背景及意义 | 第12-13页 |
| 1.2 可重构编译系统的国内外研究现状 | 第13-21页 |
| 1.3 论文的研究内容 | 第21-22页 |
| 1.4 论文的组织结构 | 第22-26页 |
| 第2章 面向FPGA的可重构编译器框架设计 | 第26-40页 |
| 2.1 编译器框架总体结构设计 | 第26-31页 |
| 2.2 编译后系统运行平台搭建 | 第31-33页 |
| 2.3 编译过程及分析 | 第33-38页 |
| 2.4 本章小结 | 第38-40页 |
| 第3章 基于程序运行时特征和硬件多版本的软硬件划分模型 | 第40-72页 |
| 3.1 软硬件划分总体流程设计 | 第40-42页 |
| 3.2 面向IR程序的软件运行时间评估模型 | 第42-49页 |
| 3.2.1 LLVM IR程序分类算法 | 第43-45页 |
| 3.2.2 软件运行时间评估模型 | 第45-46页 |
| 3.2.3 评估模型验证与比较分析 | 第46-49页 |
| 3.3 硬件执行开销和软硬件通信时间评估 | 第49-62页 |
| 3.3.1 软硬件划分粒度的选择方案 | 第49-50页 |
| 3.3.2 硬件多版本分析 | 第50-54页 |
| 3.3.3 软硬件通信开销计算方法 | 第54-55页 |
| 3.3.4 代码块硬件运行时间和面积开销评估算法 | 第55-62页 |
| 3.4 基于改进遗传算法的软硬件划分模型 | 第62-70页 |
| 3.4.1 软硬件划分模型设计 | 第62-68页 |
| 3.4.2 软硬件划分模型验证与对比分析 | 第68-70页 |
| 3.5 本章小结 | 第70-72页 |
| 第4章 循环程序到脉动阵列结构的自动映射模板 | 第72-98页 |
| 4.1 自动映射模板的定义 | 第72-76页 |
| 4.2 自动映射模板的实现过程 | 第76-94页 |
| 4.2.1 映射模板的前端 | 第76-83页 |
| 4.2.2 映射模板的后端 | 第83-94页 |
| 4.3 实验与性能分析 | 第94-97页 |
| 4.4 本章小结 | 第97-98页 |
| 第5章 IR代码的映射与面向硬件的优化 | 第98-116页 |
| 5.1 映射与优化方案设计 | 第98-100页 |
| 5.2 映射与优化方案实现 | 第100-110页 |
| 5.2.1 面向硬件的IR代码优化 | 第100-104页 |
| 5.2.2 变量、端口、数据信号以及使能信号的生成 | 第104-107页 |
| 5.2.3 数据读写逻辑的生成 | 第107-110页 |
| 5.3 案例分析 | 第110-113页 |
| 5.4 编译性能测试与对比分析 | 第113-114页 |
| 5.5 本章小结 | 第114-116页 |
| 结论 | 第116-120页 |
| 参考文献 | 第120-132页 |
| 攻读博士学位期间发表的论文和取得的科研成果 | 第132-134页 |
| 致谢 | 第134-136页 |
| 个人简历 | 第136页 |