基于标准CMOS工艺的单栅非易失存储器器件建模与关键电路研究
| 摘要 | 第9-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 课题背景 | 第11-13页 |
| 1.1.1 射频识别技术 | 第11-12页 |
| 1.1.2 非易失存储器 | 第12-13页 |
| 1.2 国内外研究现状 | 第13-15页 |
| 1.3 本文主要工作内容 | 第15页 |
| 1.4 论文组织结构 | 第15-17页 |
| 第二章 单栅非易失存储器整体结构与存储原理 | 第17-24页 |
| 2.1 整体结构 | 第17-20页 |
| 2.1.1 存储器整体结构 | 第17-19页 |
| 2.1.2 存储器各模块功能 | 第19页 |
| 2.1.3 存储器设计指标 | 第19-20页 |
| 2.2 存储原理 | 第20-23页 |
| 2.2.1 擦写机制 | 第20-23页 |
| 2.2.2 存储原理 | 第23页 |
| 2.3 本章小结 | 第23-24页 |
| 第三章 单栅非易失存储器存储单元宏模型 | 第24-30页 |
| 3.1 器件建模方法 | 第24-25页 |
| 3.2 存储单元宏模型 | 第25-29页 |
| 3.2.1 存储单元旧模型 | 第25页 |
| 3.2.2 存储单元宏模型 | 第25-29页 |
| 3.3 本章小结 | 第29-30页 |
| 第四章 单栅非易失存储器存储阵列及外围电路设计 | 第30-64页 |
| 4.1 存储阵列设计 | 第30-34页 |
| 4.1.1 存储单元 | 第30-32页 |
| 4.1.2 存储阵列 | 第32-34页 |
| 4.2 外围电路研究 | 第34-63页 |
| 4.2.1 电荷泵 | 第34-40页 |
| 4.2.2 电压切换模块 | 第40-50页 |
| 4.2.3 灵敏放大器 | 第50-58页 |
| 4.2.4 行列译码电路 | 第58-62页 |
| 4.2.5 多路选择器 | 第62-63页 |
| 4.3 本章小结 | 第63-64页 |
| 第五章 单栅非易失存储器整体仿真 | 第64-72页 |
| 5.1 功能性能仿真 | 第64-70页 |
| 5.1.1 关键功能性能仿真点 | 第64-65页 |
| 5.1.2 整体仿真环境的建立 | 第65页 |
| 5.1.3 整体仿真及分析 | 第65-70页 |
| 5.2 流片实现 | 第70-71页 |
| 5.3 本章小结 | 第71-72页 |
| 第六章 总结与展望 | 第72-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-80页 |
| 作者在学期间取得的学术成果 | 第80页 |
