基于DSP和FPGA的并行处理系统硬件设计
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-17页 |
| ·课题背景 | 第9页 |
| ·课题相关技术 | 第9-13页 |
| ·高性能数字信号处理技术 | 第9-10页 |
| ·高速串行接口技术 | 第10-12页 |
| ·并行处理技术 | 第12页 |
| ·可重构技术 | 第12-13页 |
| ·发展现状及课题难点和目标 | 第13-14页 |
| ·论文结构 | 第14-17页 |
| 第2章 系统设计方案 | 第17-35页 |
| ·整机系统 | 第17-18页 |
| ·芯片选型 | 第18-22页 |
| ·DSP 处理器选型 | 第18-20页 |
| ·不同处理器比较 | 第20-21页 |
| ·FPGA 选型 | 第21-22页 |
| ·并行系统构架 | 第22-33页 |
| ·并行系统分析 | 第22-26页 |
| ·互连接口方案 | 第26-31页 |
| ·系统结构 | 第31-32页 |
| ·系统性能分析 | 第32-33页 |
| ·本章小结 | 第33-35页 |
| 第3章 系统接口电路设计 | 第35-53页 |
| ·TMS320C6678 电路设计 | 第35-44页 |
| ·JTAG 调试口电路设计 | 第35-36页 |
| ·时钟电路设计 | 第36-38页 |
| ·外部存储器电路设计 | 第38-40页 |
| ·高速串行接口电路设计 | 第40-41页 |
| ·TMS320C6678 其它部分电路设计 | 第41-44页 |
| ·XC5VLX110T 电路设计 | 第44-51页 |
| ·配置电路设计 | 第44-45页 |
| ·时钟电路设计 | 第45-46页 |
| ·Rocket IO 接口电路设计 | 第46-48页 |
| ·可配置IO 分配及电路设计 | 第48-49页 |
| ·存储器接口电路设计 | 第49-51页 |
| ·本章小结 | 第51-53页 |
| 第4章 系统电源 | 第53-67页 |
| ·系统功耗分析 | 第53-55页 |
| ·TMS320C6678 功耗分析 | 第53-54页 |
| ·XC5VLX110T 功耗分析 | 第54页 |
| ·高速存储器功耗分析 | 第54-55页 |
| ·系统总体功耗分析 | 第55页 |
| ·系统电源设计 | 第55-62页 |
| ·电源方案 | 第55-56页 |
| ·电源电路设计 | 第56-62页 |
| ·系统电源上电顺序 | 第62-66页 |
| ·系统电源上电顺序分析 | 第62-64页 |
| ·系统上电顺序电路设计 | 第64-66页 |
| ·本章小结 | 第66-67页 |
| 第5章 PCB 设计及信号完整性设计 | 第67-83页 |
| ·PCB 设计 | 第67-74页 |
| ·叠层设计 | 第67-69页 |
| ·PCB 布局 | 第69-71页 |
| ·PCB 布线 | 第71-74页 |
| ·信号完整性设计 | 第74-81页 |
| ·高速PCB 效应 | 第74-76页 |
| ·信号完整性分析 | 第76-77页 |
| ·HyperLynx 仿真 | 第77-81页 |
| ·本章小结 | 第81-83页 |
| 总结 | 第83-85页 |
| 参考文献 | 第85-89页 |
| 攻读硕士学位期间所发表的学术论文 | 第89-90页 |
| 致谢 | 第90页 |
