高速相机记录系统的设计与实现
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-17页 |
| 第一章 绪论 | 第17-21页 |
| 1.1 课题背景和意义 | 第17-18页 |
| 1.2 国内外研究现状 | 第18-19页 |
| 1.3 本文研究内容 | 第19-21页 |
| 第二章 高速相机记录系统总体分析 | 第21-25页 |
| 2.1 高速相机记录系统分析 | 第21-22页 |
| 2.1.1 数据特性分析 | 第21页 |
| 2.1.2 电气特性分析 | 第21-22页 |
| 2.2 高速相机记录系统的设计 | 第22-24页 |
| 2.2.1 记录系统硬件结构 | 第22-24页 |
| 2.2.2 存储容量与存储速度分析 | 第24页 |
| 2.3 本章小结 | 第24-25页 |
| 第三章 控制模块设计与实现 | 第25-51页 |
| 3.1 硬件系统构成 | 第25-27页 |
| 3.2 输入接口的逻辑分析与实现 | 第27-34页 |
| 3.2.1 高速相机 | 第27-28页 |
| 3.2.2 Camera Link通信接口 | 第28-30页 |
| 3.2.3 输入接口硬件设计 | 第30-34页 |
| 3.3 输出接口的逻辑分析与实现 | 第34-50页 |
| 3.3.1 PCIe总线协议 | 第34-37页 |
| 3.3.2 输出接口逻辑分析 | 第37-43页 |
| 3.3.3 DMA控制器的实现 | 第43-48页 |
| 3.3.4 光纤模块的实现 | 第48-50页 |
| 3.4 本章小结 | 第50-51页 |
| 第四章 存储模块设计与实现 | 第51-67页 |
| 4.1 存储模块方案设计 | 第51-54页 |
| 4.1.1 存储模块硬件设计 | 第51-52页 |
| 4.1.2 PowerPC处理器P1010 | 第52-54页 |
| 4.2 存储模块逻辑实现 | 第54-59页 |
| 4.2.1 存储模块逻辑分析 | 第54-57页 |
| 4.2.2 存储模块实施方案 | 第57-59页 |
| 4.3 通信模块的逻辑分析与实现 | 第59-63页 |
| 4.4 存储模块软件设计与实现 | 第63-65页 |
| 4.4.1 程序系统结构 | 第63-64页 |
| 4.4.2 程序设计分析 | 第64-65页 |
| 4.5 本章小结 | 第65-67页 |
| 第五章 系统测试与优化 | 第67-81页 |
| 5.1 Camera Link接口测试 | 第67-70页 |
| 5.2 PCIe通信功能测试 | 第70-75页 |
| 5.3 上位机通信功能测试 | 第75-79页 |
| 5.4 本章小结 | 第79-81页 |
| 第六章 总结与展望 | 第81-83页 |
| 参考文献 | 第83-85页 |
| 致谢 | 第85-87页 |
| 作者简介 | 第87-88页 |
