| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 概述 | 第10-11页 |
| 1.2 研究背景及应用意义 | 第11-12页 |
| 1.3 国内外研究现状及发展趋势 | 第12-14页 |
| 1.4 主要工作及论文组织结构 | 第14-16页 |
| 第二章 模数转换器概述 | 第16-28页 |
| 2.1 模数转换器简介 | 第16-17页 |
| 2.2 模数转换器架构介绍 | 第17-23页 |
| 2.2.1 全并行模数转换器（Flash ADC） | 第18-19页 |
| 2.2.2 两步式模数转换器（Two-step ADC） | 第19-20页 |
| 2.2.3 流水线型模数转换器（Pipeline ADC） | 第20-21页 |
| 2.2.4 Δ-Σ模数转换器（Δ-ΣADC） | 第21-23页 |
| 2.3 ADC 的性能参数 | 第23-28页 |
| 2.3.1 静态参数 | 第23-25页 |
| 2.3.2 动态参数 | 第25-28页 |
| 第三章 流水线型模数转换器结构设计 | 第28-50页 |
| 3.1 流水线型模数转换器动作分析 | 第28-30页 |
| 3.2 每级转换精度的选择 | 第30-34页 |
| 3.2.1 2 位/级流水线模数转换器结构 | 第30-32页 |
| 3.2.2 1.5 位/级流水线模数转换器结构 | 第32-34页 |
| 3.3 ADC 中的非理想因素 | 第34-43页 |
| 3.3.1 热噪声 | 第34-36页 |
| 3.3.2 时钟抖动 | 第36-37页 |
| 3.3.3 采样时间的不确定性和采样保持电路运放建立误差 | 第37页 |
| 3.3.4 电荷注入和时钟馈通 | 第37-39页 |
| 3.3.5 比较器失调 | 第39页 |
| 3.3.6 sub-DAC 误差 | 第39-40页 |
| 3.3.7 运算放大器的增益误差 | 第40-41页 |
| 3.3.8 运算放大器的非线性误差 | 第41-42页 |
| 3.3.9 电容匹配误差 | 第42-43页 |
| 3.4 误差消除方法 | 第43-46页 |
| 3.4.1 模拟校正 | 第43-45页 |
| 3.4.2 数字校正 | 第45-46页 |
| 3.5 低功耗设计方法 | 第46-47页 |
| 3.5.1 运放共用技术 | 第46-47页 |
| 3.5.2 电容逐级缩减技术 | 第47页 |
| 3.6 本文的芯片结构 | 第47-50页 |
| 第四章 芯片电路实现 | 第50-86页 |
| 4.1 采样保持电路 | 第50-64页 |
| 4.1.1 MOS 开关 | 第50-51页 |
| 4.1.2 沟道电荷注入效应 | 第51-53页 |
| 4.1.3 时钟馈通与信号馈通 | 第53-54页 |
| 4.1.4 底极板采样技术 | 第54-55页 |
| 4.1.5 栅压自举开关 | 第55-58页 |
| 4.1.6 采样保持电路结构 | 第58-60页 |
| 4.1.7 实际电路结构 | 第60-61页 |
| 4.1.8 噪声分析与采样电容值的选取 | 第61-63页 |
| 4.1.9 电路仿真 | 第63-64页 |
| 4.2 运算放大器 | 第64-76页 |
| 4.2.1 运算放大器的结构与选择 | 第64-66页 |
| 4.2.2 运放增益要求 | 第66-67页 |
| 4.2.3 运放转换速率要求 | 第67-68页 |
| 4.2.4 运放带宽要求 | 第68-69页 |
| 4.2.5 运算放大器实际电路 | 第69-73页 |
| 4.2.6 共模反馈 | 第73-75页 |
| 4.2.7 电路仿真 | 第75-76页 |
| 4.3 余量增益电路 | 第76-78页 |
| 4.4 动态比较器 | 第78-80页 |
| 4.5 子模数转换电路及编码电路 | 第80-81页 |
| 4.6 最后一级电路 | 第81页 |
| 4.7 延迟和数字校正电路 | 第81-83页 |
| 4.8 两相不交叠时钟 | 第83-84页 |
| 4.9 芯片整体仿真 | 第84-86页 |
| 第五章 版图设计 | 第86-90页 |
| 5.1 数模混合设计要点 | 第86-88页 |
| 5.2 版图总体考虑和布局 | 第88-90页 |
| 第六章 总结和展望 | 第90-92页 |
| 6.1 总结 | 第90-91页 |
| 6.2 未来工作展望 | 第91-92页 |
| 参考文献 | 第92-96页 |
| 致谢 | 第96-97页 |
| 攻读硕士学位期间已发表或录用的论文 | 第97页 |
