| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 论文的研究背景 | 第15-16页 |
| 1.2 国内外发展趋势 | 第16-18页 |
| 1.2.1 数据采集技术的发展现状 | 第16页 |
| 1.2.2 数据存储技术的发展现状 | 第16-17页 |
| 1.2.3 数据传输技术的发展现状 | 第17-18页 |
| 1.3 论文研究内容及章节安排 | 第18-19页 |
| 第二章 数据采集、存储与传输技术 | 第19-31页 |
| 2.1 数据采集原理 | 第19-23页 |
| 2.1.1 信号采样原理 | 第19-20页 |
| 2.1.2 采样方式研究 | 第20-23页 |
| 2.2 DDR3-SDRAM内存存储原理 | 第23-26页 |
| 2.3 高速数据传输技术 | 第26-30页 |
| 2.3.1 总线传输技术 | 第26-27页 |
| 2.3.2 PCI Express总线技术 | 第27-30页 |
| 2.4 本章小结 | 第30-31页 |
| 第三章 高速数据采集与存储系统的设计和实现 | 第31-55页 |
| 3.1 高速数据采集与存储系统的结构设计 | 第31-34页 |
| 3.2 数据采集控制器的设计与实现 | 第34-36页 |
| 3.3 DDR3-SDRAM内存控制器的设计与实现 | 第36-47页 |
| 3.3.1 DDR3-SDRAM内存控制器模块的划分 | 第36-37页 |
| 3.3.2 Memory Interface Generator IP核控制 | 第37-41页 |
| 3.3.3 用户接口逻辑的设计与实现 | 第41-47页 |
| 3.4 PCIe G2.0总线接口控制器的设计与实现 | 第47-54页 |
| 3.4.1 PCIe G2.0总线接口控制器模块的划分 | 第47-48页 |
| 3.4.2 PCIe Endpoint Block IP核简介 | 第48-49页 |
| 3.4.3 DMA读写控制器模块设计 | 第49-53页 |
| 3.4.4 配置信息与状态控制模块设计 | 第53-54页 |
| 3.5 本章小结 | 第54-55页 |
| 第四章 高速数据采集与存储系统的测试与验证 | 第55-65页 |
| 4.1 测试与验证平台 | 第55-56页 |
| 4.2 数据采集模块的测试 | 第56-57页 |
| 4.3 DDR3-SDRAM内存读写性能测试 | 第57-59页 |
| 4.4 PCIe G2.0总线接口数据传输性能测试 | 第59-61页 |
| 4.5 DDR3-SDRAM内存与PCIe G2.0总线联合性能测试 | 第61-63页 |
| 4.6 本章小结 | 第63-65页 |
| 第五章 总结与展望 | 第65-67页 |
| 5.1 论文工作总结 | 第65页 |
| 5.2 未来展望 | 第65-67页 |
| 参考文献 | 第67-69页 |
| 致谢 | 第69-71页 |
| 作者简介 | 第71-72页 |
