| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-17页 |
| 第一章 绪论 | 第17-23页 |
| 1.1 数据采集系统介绍 | 第17-19页 |
| 1.1.1 数据采集系统简介 | 第17-18页 |
| 1.1.2 国内外数据采集系统的研究现状和未来发展趋势 | 第18-19页 |
| 1.2 选题研究的现实意义 | 第19页 |
| 1.3 课题主要内容 | 第19-23页 |
| 1.3.1 课题任务来源 | 第19页 |
| 1.3.2 课题工作内容 | 第19-23页 |
| 第二章 系统总体设计 | 第23-37页 |
| 2.1 系统设计要求及性能指标 | 第23-25页 |
| 2.1.1 数据采集器设计要求概述 | 第23-25页 |
| 2.1.2 本系统需要完成的设计要求 | 第25页 |
| 2.2 系统总体设计方案 | 第25-29页 |
| 2.2.1 总体框架设计 | 第25-27页 |
| 2.2.2 数据采集卡总体设计 | 第27-28页 |
| 2.2.3 前端调理电路总体设计 | 第28-29页 |
| 2.2.4 电源管理总体设计 | 第29页 |
| 2.3 系统元器件选型 | 第29-37页 |
| 2.3.1 主控制芯片的选择 | 第30-33页 |
| 2.3.2 A/D转换芯片的选择 | 第33-36页 |
| 2.3.3 运算放大器的选择 | 第36页 |
| 2.3.4 电源芯片的选择 | 第36-37页 |
| 第三章 硬件电路设计 | 第37-51页 |
| 3.1 主控制器部分硬件电路设计 | 第37-39页 |
| 3.1.1 主控制芯片简介 | 第37-38页 |
| 3.1.2 主控制器硬件电路设计 | 第38页 |
| 3.1.3 UART硬件电路设计 | 第38-39页 |
| 3.2 数据采集部分硬件电路设计 | 第39-50页 |
| 3.2.1 低通滤波器硬件电路设计 | 第40-43页 |
| 3.2.2 程控放大器硬件电路设计 | 第43-44页 |
| 3.2.3 A/D转换部分硬件电路设计 | 第44-50页 |
| 3.3 电源管理部分硬件电路设计 | 第50-51页 |
| 第四章 软件设计 | 第51-67页 |
| 4.1 FPGA编译环境及语言介绍 | 第51-53页 |
| 4.1.1 Quartus II介绍 | 第51-52页 |
| 4.1.2 Verilog HDL语言介绍 | 第52-53页 |
| 4.2 软件总体方案设计 | 第53-54页 |
| 4.3 系统命令及数据存储格式 | 第54-56页 |
| 4.3.1 上位机命令格式 | 第54-55页 |
| 4.3.2 数据存储格式 | 第55-56页 |
| 4.4 UART部分软件设计 | 第56-58页 |
| 4.4.1 UART通信原理 | 第56-57页 |
| 4.4.2 UART程序设计 | 第57-58页 |
| 4.5 A/D转换部分软件设计 | 第58-60页 |
| 4.5.1 SPI通信原理 | 第58页 |
| 4.5.2 ADS1278软件设计与实现 | 第58-60页 |
| 4.6 SD卡部分软件设计 | 第60-64页 |
| 4.6.1 SOPC系统的结构组成 | 第60-61页 |
| 4.6.2 SOPC系统的软件开发流程 | 第61页 |
| 4.6.3 SD卡通信接.协议分析 | 第61-62页 |
| 4.6.4 SD卡驱动层程序的编写 | 第62-63页 |
| 4.6.5 FAT32文件系统概述 | 第63页 |
| 4.6.6 文件系统SD卡的挂载 | 第63-64页 |
| 4.7 I2C部分软件设计 | 第64-67页 |
| 4.7.1 I2C总线简介 | 第64页 |
| 4.7.2 I2C总线的软件设计 | 第64-67页 |
| 第五章 误差分析及系统测试 | 第67-73页 |
| 5.1 误差分析 | 第67-70页 |
| 5.1.1 电阻引入的误差分析 | 第67-68页 |
| 5.1.2 运算放大器引入的误差分析 | 第68页 |
| 5.1.3 A/D转换造成的误差分析 | 第68-70页 |
| 5.2 系统测试 | 第70-73页 |
| 第六章 总结与展望 | 第73-75页 |
| 6.1 研究结论 | 第73页 |
| 6.2 研究展望 | 第73-75页 |
| 参考文献 | 第75-77页 |
| 致谢 | 第77-79页 |
| 作者简介 | 第79-80页 |