高效能H.264高清编码器设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 论文研究背景和研究意义 | 第9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 论文主要内容和设计指标 | 第11页 |
| 1.4 论文组织结构 | 第11-13页 |
| 第二章 低功耗设计常用方法 | 第13-23页 |
| 2.1 CMOS电路的功耗组成 | 第13-15页 |
| 2.1.1 CMOS电路的静态功耗 | 第13-14页 |
| 2.1.2 CMOS电路的动态功耗 | 第14-15页 |
| 2.2 常用的低功耗设计方法 | 第15-21页 |
| 2.2.1 低电压技术 | 第15-17页 |
| 2.2.2 时钟门控技术 | 第17-20页 |
| 2.2.3 多电压域技术 | 第20页 |
| 2.2.4 电源门控技术 | 第20-21页 |
| 2.3 H.264低功耗设计分析 | 第21-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第三章 H.264高清编码器高效能优化设计 | 第23-47页 |
| 3.1 H.264高清编码器整体架构设计 | 第23-24页 |
| 3.2 H.264高清编码器低电压设计 | 第24-38页 |
| 3.2.1 编码器低电压设计分析 | 第24-26页 |
| 3.2.2 编码器性能优化 | 第26-36页 |
| 3.2.3 编码器关键路径优化 | 第36-38页 |
| 3.3 H.264高清编码器时钟门控设计 | 第38-46页 |
| 3.3.1 流水线级时钟门控设计 | 第39-41页 |
| 3.3.2 模块级时钟门控设计 | 第41-44页 |
| 3.3.3 RAM时钟门控设计 | 第44-46页 |
| 3.4 本章小结 | 第46-47页 |
| 第四章 H.264高清编码器高效能优化验证 | 第47-57页 |
| 4.1 H.264高清编码器功能验证 | 第47-50页 |
| 4.1.1 仿真验证 | 第47-49页 |
| 4.1.2 FPGA验证 | 第49-50页 |
| 4.2 H.264高清编码器低电压设计验证 | 第50-52页 |
| 4.2.1 性能优化验证 | 第50-52页 |
| 4.2.2 关键路径优化验证 | 第52页 |
| 4.3 H.264高清编码器门控时钟设计验证 | 第52-56页 |
| 4.3.1 流水线级时钟门控技术验证与分析 | 第53页 |
| 4.3.2 模块级时钟门控技术验证与分析 | 第53-54页 |
| 4.3.3 RAM时钟门控技术验证与分析 | 第54-55页 |
| 4.3.4 时钟门控设计效果总结 | 第55-56页 |
| 4.4 与国外论文结果的对比 | 第56页 |
| 4.5 本章小结 | 第56-57页 |
| 第五章 总结与展望 | 第57-59页 |
| 5.1 总结 | 第57页 |
| 5.2 展望 | 第57-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-65页 |
| 作者简介 | 第65页 |
