北斗导航接收机基带信号处理技术研究与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-12页 |
| §1.1 选题背景和意义 | 第8页 |
| §1.2 国内外研究现状及发展趋势 | 第8-10页 |
| §1.2.1 国内外发展趋势 | 第8-9页 |
| §1.2.2 研究现状 | 第9-10页 |
| §1.3 论文的研究方案及主要内容 | 第10-12页 |
| 第二章 北斗导航理论基础 | 第12-18页 |
| §2.1 北斗二代导航系统概况 | 第12-13页 |
| §2.1.1 空间段星座 | 第12-13页 |
| §2.1.2 地面监控端 | 第13页 |
| §2.1.3 用户端接收机 | 第13页 |
| §2.2 北斗二代信号基本结构 | 第13-17页 |
| §2.2.1 北斗型号结构 | 第14页 |
| §2.2.2 伪随机码 | 第14-16页 |
| §2.2.3 导航电文（D码） | 第16-17页 |
| §2.3 本章小结 | 第17-18页 |
| 第三章 接收机捕获算法研究 | 第18-26页 |
| §3.1 多普勒效应对接收机的影响 | 第18-19页 |
| §3.2 常用捕获方式分析 | 第19-25页 |
| §3.2.1 传统信号捕获模型 | 第19-20页 |
| §3.2.2 串行滑动相关法 | 第20-22页 |
| §3.2.3 并行频率捕获法 | 第22页 |
| §3.2.4 并行码相位捕获法 | 第22-23页 |
| §3.2.5 匹配滤波器算法 | 第23-24页 |
| §3.2.6 改进的捕获算法 | 第24-25页 |
| §3.3 本章小结 | 第25-26页 |
| 第四章 载波跟踪环关键技术研究 | 第26-39页 |
| §4.1 载波跟踪环结构 | 第26-28页 |
| §4.2 积分清零器 | 第28-30页 |
| §4.3 载波环鉴别器性能分析 | 第30-32页 |
| §4.4 环路滤波器 | 第32-33页 |
| §4.5 测量误差分析 | 第33-38页 |
| §4.6 本章小结 | 第38-39页 |
| 第五章 伪码跟踪环关键技术研究 | 第39-48页 |
| §5.1 码跟踪环结构 | 第39-41页 |
| §5.2 载波环辅助码环结构 | 第41-42页 |
| §5.3 码环测量误差分析 | 第42-47页 |
| §5.3.1 DLL热噪声 | 第42-44页 |
| §5.3.2 多径误差干扰 | 第44-47页 |
| §5.4 本章小结 | 第47-48页 |
| 第六章 硬件设计与仿真 | 第48-71页 |
| §6.1 硬件结构与芯片选型 | 第48-50页 |
| §6.2 FPGA与DSP的功能划分 | 第50-52页 |
| §6.2.1 FPGA与DSP数据流 | 第51-52页 |
| §6.3 FPGA算法设计 | 第52-65页 |
| §6.3.1 FPGA的开发环境和设计流程 | 第53-54页 |
| §6.3.2 载波NCO | 第54-56页 |
| §6.3.3 伪码NCO | 第56-57页 |
| §6.3.4 伪码生成器 | 第57页 |
| §6.3.5 中频数字下变频 | 第57-59页 |
| §6.3.6 捕获相关器设计 | 第59-62页 |
| §6.3.7 移位寄存器 | 第62-63页 |
| §6.3.8 积分清除器 | 第63-64页 |
| §6.3.9 FPGA资源消耗分析 | 第64-65页 |
| §6.4 软件流程设计 | 第65-70页 |
| §6.4.1 程序总流程 | 第65-66页 |
| §6.4.2 捕获控制流程 | 第66-67页 |
| §6.4.3 跟踪算法流程 | 第67-69页 |
| §6.4.4 BIT同步算法流程 | 第69-70页 |
| §6.5 本章小结 | 第70-71页 |
| 第七章 板级调试与定位测试 | 第71-78页 |
| §7.1 板级调试 | 第71-73页 |
| §7.2 静态定位结果测试 | 第73-76页 |
| §7.3 误差分析及改进思路 | 第76-78页 |
| 第八章 总结与展望 | 第78-80页 |
| §8.1 本文总结 | 第78页 |
| §8.2 下一步展望 | 第78-80页 |
| 参考文献 | 第80-83页 |
| 致谢 | 第83-84页 |
| 作者在攻读硕士期间主要研究成果 | 第84页 |
