基于FPGA的雷达信号预处理系统设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景及意义 | 第7-8页 |
| ·研究现状和发展趋势 | 第8-9页 |
| ·论文内容及安排 | 第9-11页 |
| 第二章 雷达预处理系统的方案设计 | 第11-25页 |
| ·设计需求 | 第11-12页 |
| ·预处理系统的硬件设计 | 第12-22页 |
| ·FPGA 芯片选择 | 第13-14页 |
| ·芯片 AD9516 | 第14-15页 |
| ·芯片 ICS8440031 | 第15-17页 |
| ·芯片 AD9643 | 第17-18页 |
| ·芯片 AD9744 | 第18-19页 |
| ·芯片 MT47H128M16 | 第19-22页 |
| ·电源设计 | 第22-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 预处理系统的 FPGA 逻辑设计 | 第25-61页 |
| ·时钟模块 | 第25-33页 |
| ·芯片 AD9516 的初始化设计 | 第26-30页 |
| ·芯片 ICS8440031 的逻辑设计 | 第30-32页 |
| ·FPGA 内部时钟配置 | 第32-33页 |
| ·A/D 变换模块 | 第33-36页 |
| ·芯片 AD9643 的初始化设计 | 第33-35页 |
| ·AD9643 的数据同步设计 | 第35-36页 |
| ·中心机定时控制模块 | 第36-37页 |
| ·信号处理模块 | 第37-45页 |
| ·DDC 的 FPGA 逻辑设计 | 第38-41页 |
| ·脉冲压缩 | 第41-45页 |
| ·DDR2 SDRAM 接口模块 | 第45-50页 |
| ·MIG IP 核简介 | 第45-46页 |
| ·IP 核的工作原理[33] | 第46-48页 |
| ·FPGA 逻辑设计 | 第48-50页 |
| ·PCI 接口模块设计 | 第50-58页 |
| ·PCI 的 IP 核功能简介 | 第51-53页 |
| ·PCI 的 FPGA 逻辑设计 | 第53-55页 |
| ·结果验证和分析 | 第55-58页 |
| ·D/A 变换模块 | 第58页 |
| ·正常模式和自检模式 | 第58-59页 |
| ·本章小结 | 第59-61页 |
| 第四章 整体测试结果和性能分析 | 第61-69页 |
| ·AD 有效位的测试 | 第61-62页 |
| ·隔离度测试 | 第62-63页 |
| ·脉冲压缩结果主副瓣比测试 | 第63-64页 |
| ·整体性能测试和分析 | 第64-68页 |
| ·系统实物图的外部接口介绍 | 第64-65页 |
| ·系统资源消耗和时序分析 | 第65-67页 |
| ·功耗分析 | 第67-68页 |
| ·本章小结 | 第68-69页 |
| 第五章 总结和展望 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-75页 |
| 硕士期间科研成果 | 第75-76页 |
