基于硬件AES加密的传感器网络信息安全研究与设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-13页 |
| ·课题提出背景 | 第8-9页 |
| ·关于XX传感器网络安全 | 第9-10页 |
| ·AES算法制定过程及实现现状 | 第10-11页 |
| ·本论文研究的意义及主要工作 | 第11-13页 |
| 第2章 密码系统总体设计 | 第13-22页 |
| ·密码系统设计参考因素 | 第13-16页 |
| ·密码系统总体框图 | 第16-21页 |
| ·基于链路加密方式的数据安全传输 | 第16-17页 |
| ·密码系统原理框图 | 第17-18页 |
| ·密码系统工作流程 | 第18页 |
| ·FPGA与单片机接口电路及读写时序 | 第18-21页 |
| ·小结 | 第21-22页 |
| 第3章 加密算法选取 | 第22-43页 |
| ·密码学概况 | 第22-26页 |
| ·对称密码 | 第22-24页 |
| ·密码分析 | 第24-26页 |
| ·算法比较 | 第26-33页 |
| ·DES算法 | 第27-29页 |
| ·IDEA算法 | 第29-30页 |
| ·AES算法 | 第30-32页 |
| ·比较分析 | 第32-33页 |
| ·AES算法分析 | 第33-42页 |
| ·AES算法的数学基础 | 第33-34页 |
| ·AES算法设计思想 | 第34页 |
| ·AES算法加密过程 | 第34-39页 |
| ·密钥扩展过程 | 第39-40页 |
| ·加解密过程相近程度 | 第40-42页 |
| ·小结 | 第42-43页 |
| 第4章 加密模块的设计与实现 | 第43-69页 |
| ·硬件设计总体选择 | 第43-46页 |
| ·硬件描述语言的选择 | 第43-44页 |
| ·器件选择 | 第44-46页 |
| ·加密模块的顶层设计 | 第46-54页 |
| ·硬件设计的方法与流程 | 第46-47页 |
| ·硬件实现的性能参数 | 第47-48页 |
| ·硬件体系结构分析与顶层设计 | 第48-54页 |
| ·子模块设计 | 第54-67页 |
| ·输入/输出单元 | 第54-56页 |
| ·算法单元(轮运算) | 第56-65页 |
| ·总控单元 | 第65-67页 |
| ·解密模块设计 | 第67-68页 |
| ·小结 | 第68-69页 |
| 第5章 系统综合与仿真 | 第69-76页 |
| ·电路的逻辑综合 | 第69-70页 |
| ·仿真验证 | 第70-75页 |
| ·AES算法单元仿真 | 第70-72页 |
| ·密钥扩展单元仿真 | 第72-75页 |
| ·小结 | 第75-76页 |
| 第6章 总结 | 第76-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-80页 |
