| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 1 绪论 | 第11-16页 |
| ·课题研究背景与意义 | 第11页 |
| ·国内外研究现状 | 第11-12页 |
| ·研究的主要内容 | 第12-15页 |
| ·论文组织结构安排 | 第15-16页 |
| 2 基于FPGA的SoC系统原型优化与ASIC转换 | 第16-25页 |
| ·FPGA系统SoC原型结构 | 第16-17页 |
| ·SoC系统原型的优化 | 第17-19页 |
| ·FPGA原型向ASIC转换原理 | 第19-20页 |
| ·ASIC实现中RAM的生成 | 第20-22页 |
| ·时钟部分处理 | 第22-23页 |
| ·IO PAD处理 | 第23-25页 |
| 3 基于ASIC实现的SoC系统仿真验证与逻辑综合 | 第25-39页 |
| ·SoC系统仿真环境 | 第25-27页 |
| ·SoC系统的逻辑综合 | 第27-34页 |
| ·SoC系统的静态时序分析 | 第34-35页 |
| ·SoC系统形式验证 | 第35-39页 |
| 4 基于ASIC实现的SoC系统物理实现与验证 | 第39-55页 |
| ·SoC系统物理综合的数据准备 | 第39-41页 |
| ·设计环境的建立 | 第41-42页 |
| ·SoC系统的后端布局规划与宏单元放置 | 第42-45页 |
| ·SoC系统的电源网络设计 | 第45-48页 |
| ·SoC系统的标准单元布局与时钟树综合 | 第48-50页 |
| ·SoC系统的物理综合的布线与优化 | 第50-51页 |
| ·SoC系统物理综合的数据输出 | 第51-53页 |
| ·SoC系统ASIC实现的物理验证 | 第53-55页 |
| 5 实时操作系统硬件加速器SoC芯片的板级测试 | 第55-57页 |
| ·实时操作系统硬件加速器SoC芯片测试平台 | 第55-56页 |
| ·实时操作系统硬件加速器SoC芯片测试结果 | 第56-57页 |
| 6 总结与展望 | 第57-59页 |
| ·总结 | 第57-58页 |
| ·展望 | 第58-59页 |
| 致谢 | 第59-60页 |
| 攻读硕士期间主要成果 | 第60-61页 |
| 参考文献 | 第61-63页 |