35kV智能变电站合并单元的研究与软硬件实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-13页 |
| ·智能变电站的相关介绍 | 第7-10页 |
| ·智能化变电站的概述与基本结构 | 第7-8页 |
| ·智能化变电站的重要特性 | 第8-9页 |
| ·常规变电站的不足 | 第9页 |
| ·智能化变电站的国内现状 | 第9-10页 |
| ·课题的背景、研究意义与国内外现状 | 第10-11页 |
| ·课题的背景及研究意义 | 第10-11页 |
| ·课题国内外现状 | 第11页 |
| ·课题来源及论文的内容安排 | 第11-13页 |
| 2 合并单元设计方案 | 第13-26页 |
| ·系统的设计原则 | 第13-15页 |
| ·合并单元功能要求 | 第13页 |
| ·合并单元接口规范 | 第13-14页 |
| ·合并单元采样精度 | 第14页 |
| ·35kV智能变电站的特点 | 第14-15页 |
| ·合并单元的产品调研 | 第15-21页 |
| ·互感器的相关介绍 | 第15-18页 |
| ·国内各大厂家合并单元的产品调研 | 第18-21页 |
| ·合并单元的设计 | 第21-25页 |
| ·数据接收模块 | 第21-22页 |
| ·同步对时模块 | 第22-24页 |
| ·数据处理模块 | 第24页 |
| ·开入开出模块 | 第24页 |
| ·数据输出模块 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 3 硬件设计方案 | 第26-37页 |
| ·CTPT模块 | 第26页 |
| ·低通滤波器模块 | 第26-27页 |
| ·AD转换器模块 | 第27-29页 |
| ·光接收发送模块 | 第29-30页 |
| ·CPU模块 | 第30-33页 |
| ·主处理器ARM | 第30-32页 |
| ·协处理器FPGA | 第32-33页 |
| ·以太网控制器 | 第33-34页 |
| ·电口/光口 | 第34-35页 |
| ·开入模块 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 4 软件设计方案 | 第37-63页 |
| ·软件开发环境以及编程语言的介绍 | 第37-38页 |
| ·各模块程序 | 第38-62页 |
| ·数据接收模块 | 第38-42页 |
| ·同步对时程序 | 第42-49页 |
| ·开入开出程序 | 第49-50页 |
| ·数据处理程序 | 第50-58页 |
| ·数据输出程序 | 第58-61页 |
| ·其他程序 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 5 功能测试 | 第63-74页 |
| ·各个模块的测试 | 第63-71页 |
| ·CTPT模块的测试 | 第63-64页 |
| ·低通滤波器的测试 | 第64-65页 |
| ·AD模块的测试 | 第65-67页 |
| ·秒脉冲模块的测试 | 第67-68页 |
| ·B码模块的测试 | 第68-69页 |
| ·数字滤波的测试 | 第69页 |
| ·SV报文的测试 | 第69-71页 |
| ·系统测试 | 第71-73页 |
| ·本章小节 | 第73-74页 |
| 6 结论 | 第74-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-78页 |
