| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-13页 |
| ·课题背景和意义 | 第8页 |
| ·UHF RFID技术简介 | 第8-11页 |
| ·UHF RFID收发机结构 | 第9-11页 |
| ·UHF RFID 接收机系统 | 第10页 |
| ·UHF RFID 发射机系统[4] | 第10-11页 |
| ·电路设计的工艺选择和设计流程 | 第11-12页 |
| ·论文的主要内容与结构 | 第12-13页 |
| 第二章 电荷泵型锁相环频率综合器电路 | 第13-28页 |
| ·频率综合器简介 | 第13-14页 |
| ·锁相环模型 | 第14-18页 |
| ·环路基本结构 | 第14页 |
| ·模拟锁相环的基本模型 | 第14-17页 |
| ·锁相环锁定时波形 | 第17-18页 |
| ·电荷泵锁相环 | 第18-24页 |
| ·鉴频鉴相器和电荷泵 | 第19-21页 |
| ·电荷泵锁相环（CPPLL） | 第21-24页 |
| ·频率综合器 | 第24-27页 |
| ·基于CPPLL的频率综合器 | 第24页 |
| ·频率综合器性能参数 | 第24-27页 |
| ·小结 | 第27-28页 |
| 第三章 ∑-Δ小数锁相环频率综合器的行为级建模 | 第28-35页 |
| ·混合仿真设计流程 | 第28-29页 |
| ·基于Verilog-A/Verilog的电路模型设计 | 第29-34页 |
| ·参考信号振荡器 | 第30页 |
| ·鉴频鉴相器 | 第30-31页 |
| ·电荷泵 | 第31页 |
| ·环路滤波器 | 第31-32页 |
| ·压控振荡器和分频器 | 第32页 |
| ·高速二分频电路 | 第32-33页 |
| ·∑-Δ调制器 | 第33-34页 |
| ·模数混合仿真结果 | 第34页 |
| ·小结 | 第34-35页 |
| 第四章 鉴频鉴相器和电荷泵电路的设计 | 第35-57页 |
| ·鉴频鉴相器的设计 | 第35-47页 |
| ·鉴频鉴相器的基本工作原理 | 第35-36页 |
| ·鉴频鉴相器的常见类型 | 第36-39页 |
| ·鉴频鉴相器的性能指标 | 第39-41页 |
| ·基于TSPC D触发器结构的鉴频鉴相器的设计 | 第41-47页 |
| ·TSPC D触发器结构设计 | 第41-43页 |
| ·与门电路的设计 | 第43-44页 |
| ·延时单元与缓冲单元的设计 | 第44-45页 |
| ·基于TSPC D触发器结构的PFD的仿真结果： | 第45-47页 |
| ·电荷泵的设计 | 第47-56页 |
| ·电荷泵的基本工作原理 | 第47页 |
| ·电荷泵的常见结构 | 第47-50页 |
| ·基本单端结构电荷泵 | 第47-48页 |
| ·电流舵型电荷泵 | 第48-49页 |
| ·差分电荷泵 | 第49-50页 |
| ·电荷泵设计中需要考虑的问题 | 第50-52页 |
| ·电荷泵电路各模块设计 | 第52-54页 |
| ·参考电流源的设计 | 第52-53页 |
| ·运算放大的设计 | 第53-54页 |
| ·电荷泵的整体电路结构和仿真结果 | 第54-56页 |
| ·小结 | 第56-57页 |
| 第五章 ∑-Δ小数分频器电路的设计 | 第57-66页 |
| ·分频器结构分析 | 第57-59页 |
| ·除 2/除 3 分频器 | 第59-60页 |
| ·基于除 2/除 3 分频器级联技术的整数分频器的设计与仿真 | 第60-62页 |
| ·小数分频器的设计与仿真 | 第62-65页 |
| ·小数分频器的电路结构 | 第62页 |
| ·∑-Δ调制器 | 第62-64页 |
| ·∑-Δ小数分频器电路的仿真 | 第64-65页 |
| ·小结 | 第65-66页 |
| 第六章 各电路模块版图设计及后仿真 | 第66-74页 |
| ·版图设计要点 | 第66页 |
| ·各电路模块版图设计 | 第66-72页 |
| ·PFD的版图设计 | 第67页 |
| ·CP的版图设计 | 第67-68页 |
| ·分频器的版图设计 | 第68页 |
| ·PFD的后仿真 | 第68-70页 |
| ·CP的后仿真 | 第70-71页 |
| ·分频器的后仿真 | 第71-72页 |
| ·各电路模块性能指标分析 | 第72-73页 |
| ·小结 | 第73-74页 |
| 第七章 总结与展望 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 附录 | 第77-86页 |
| 致谢 | 第86页 |