高速大容量存储阵列控制器的设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·研究的背景及意义 | 第7页 |
| ·国内外研究现状 | 第7-9页 |
| ·国外研究发展状况 | 第7-8页 |
| ·国内研究发展状况 | 第8-9页 |
| ·高速大容量固态存储技术的发展趋势 | 第9-10页 |
| ·本文研究的内容 | 第10-11页 |
| ·本章小结 | 第11-13页 |
| 第二章 系统总体设计 | 第13-25页 |
| ·系统硬件设计 | 第13-16页 |
| ·存储系统的技术要求 | 第13-14页 |
| ·存储系统的硬件构成 | 第14-16页 |
| ·控制板硬件设计 | 第16-20页 |
| ·控制板的总体结构 | 第16-17页 |
| ·控制板的硬件构成 | 第17-20页 |
| ·控制板的外部接口 | 第20页 |
| ·存储板硬件设计 | 第20-23页 |
| ·存储介质的选择 | 第20-22页 |
| ·存储板的硬件构成 | 第22-23页 |
| ·本章小结 | 第23-25页 |
| 第三章 通信协议的设计与实现 | 第25-47页 |
| ·控制板与上位机的通信 | 第25-28页 |
| ·存储控制器 DSP | 第25页 |
| ·控制板 DSP 内部上位机通信程序设计 | 第25-28页 |
| ·控制板内部 FPGA 与 DSP 的通信 | 第28-34页 |
| ·SPI 总线 | 第28-29页 |
| ·SPI 通信命令的解析 | 第29-31页 |
| ·FPGA 内部 DSP 通信模块设计 | 第31-34页 |
| ·控制板与存储板的通信 | 第34-42页 |
| ·控制命令模块逻辑设计 | 第35页 |
| ·地址传输模块逻辑设计 | 第35-38页 |
| ·坏块管理 | 第38-42页 |
| ·控制板与模拟板的通信 | 第42-45页 |
| ·本章小结 | 第45-47页 |
| 第四章 高速数据接口的设计与实现 | 第47-59页 |
| ·高速数据接口设计 | 第47-50页 |
| ·关键器件的选择 | 第47-48页 |
| ·高速数据通道的设计 | 第48-50页 |
| ·高速数据速率变换的设计与实现 | 第50-54页 |
| ·高速数据降速页分割处理的时序分析与实现 | 第50-52页 |
| ·高速数据升速页拼接处理的时序分析与实现 | 第52-54页 |
| ·高速数据传输的设计约束 | 第54-57页 |
| ·本章小结 | 第57-59页 |
| 第五章 系统调试 | 第59-67页 |
| ·系统硬件的调试 | 第59-61页 |
| ·数据错乱问题 | 第59-60页 |
| ·传送命令的错位问题 | 第60-61页 |
| ·系统软件的调试 | 第61-65页 |
| ·数据漂移的问题 | 第61-63页 |
| ·数据传输过程中的跨时钟问题 | 第63-65页 |
| ·本章小结 | 第65-67页 |
| 结束语 | 第67-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-73页 |
| 研究生期间研究成果 | 第73-75页 |
| 附录 | 第75-76页 |
