基于FPGA的图像处理系统
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第一章绪论 | 第10-14页 |
| ·课题的研究背景和意义 | 第10页 |
| ·图像处理技术的发展 | 第10-13页 |
| ·研究内容 | 第13-14页 |
| 第二章FPGA 概述 | 第14-22页 |
| ·FPGA 的发展现状 | 第14-15页 |
| ·FPGA 的原理和结构 | 第15-17页 |
| ·FPGA 的工作原理 | 第15页 |
| ·FPGA 的配置方式 | 第15-16页 |
| ·FPGA 的芯片结构 | 第16-17页 |
| ·FPGA 开发流程 | 第17-19页 |
| ·本设计采用的FPGA 器件及开发工具 | 第19-21页 |
| ·FPGA 芯片的选择 | 第19-20页 |
| ·EDA 平台的选择 | 第20-21页 |
| ·本章小结 | 第21-22页 |
| 第三章系统的设计方案及实现 | 第22-47页 |
| ·系统设计的总体方案及结构图 | 第22-23页 |
| ·数字信号ITU-R BT.656 标准 | 第23-26页 |
| ·模数转换的流程及数字视频标准化 | 第23-24页 |
| ·ITU-R BT.656 标准 | 第24-26页 |
| ·视频解码芯片TVP5150PBS 及其配置 | 第26-32页 |
| ·TVP5150PBS 视频解码芯片简介 | 第27-28页 |
| ·TVP5150PBS 的配置 | 第28-32页 |
| ·I~2C 总线模块设计 | 第32-35页 |
| ·I~2C 总线简介 | 第32-33页 |
| ·I~\2C 总线模块的设计 | 第33-35页 |
| ·异步FIFO 的设计 | 第35-38页 |
| ·跨时钟域的解决方案 | 第35-36页 |
| ·异步FIFO 设计 | 第36-38页 |
| ·视频解码模块的设计 | 第38-39页 |
| ·DDR SDRAM 图象帧缓存控制模块的设计 | 第39-45页 |
| ·图像帧缓存的芯片选择 | 第39-40页 |
| ·DDR SDRAM 控制器的信号和命令 | 第40-42页 |
| ·DDR SDRAM 控制器的设计 | 第42-45页 |
| ·显示接口的设计 | 第45-46页 |
| ·本章小结 | 第46-47页 |
| 第四章基于FPGA 的图像处理的实现 | 第47-56页 |
| ·实时图像处理的特点 | 第47页 |
| ·图像处理的算法 | 第47-50页 |
| ·图像平滑 | 第48-50页 |
| ·高斯滤波 | 第50页 |
| ·中值滤波 | 第50页 |
| ·图像处理算法的FPGA 实现 | 第50-55页 |
| ·高斯滤波器的实现 | 第50-53页 |
| ·中值滤波器的实现 | 第53-55页 |
| ·本章小结 | 第55-56页 |
| 第五章系统的测试 | 第56-59页 |
| ·系统仿真和测试 | 第56页 |
| ·测试结论 | 第56-59页 |
| 第六章总结 | 第59-61页 |
| 参考文献 | 第61-64页 |
| 致谢 | 第64-65页 |
| 附录A 攻读学位期间所发表的学术论文目录 | 第65页 |
