视频DSP—并行处理与运动估计IP核设计
| 绪论 | 第1-7页 |
| 第一章 通用数字视频处理器原理及其体系结构 | 第7-12页 |
| 1．1 数字视频压缩原理 | 第7-8页 |
| 1．2 常用处理器体系结构 | 第8-11页 |
| 1．3 小结 | 第11-12页 |
| 第二章 视频数字信号处理器系统软硬件设计 | 第12-20页 |
| 2．1 软件系统及指令集分析 | 第12-14页 |
| 2．2 硬件系统及系统结构 | 第14-19页 |
| 2．3 小结 | 第19-20页 |
| 第三章 并行指令分解分析及其流水线设计 | 第20-30页 |
| 3．1 并行指令的分类 | 第20-25页 |
| 3．2 并行指令在流水线当中的实现 | 第25-29页 |
| 3．3 小结 | 第29-30页 |
| 第四章 并行阵列处理器设计 | 第30-42页 |
| 4．1 数据通路 | 第30-33页 |
| 4．2 寄存器组设计 | 第33-40页 |
| 4．3 小结 | 第40-42页 |
| 第五章 运动估计协处理器设计 | 第42-52页 |
| 5．1 运动估计原理 | 第42-47页 |
| 5．2 运动估计协处理器设计 | 第47-51页 |
| 5．3 小结 | 第51-52页 |
| 第六章 FPGA验证设计 | 第52-57页 |
| 6．1 设计思路 | 第52-53页 |
| 6．2 FPGA实现 | 第53-56页 |
| 6．3 小结 | 第56-57页 |
| 第七章 仿真与测试 | 第57-66页 |
| 7．1 模块级仿真 | 第57-58页 |
| 7．2 指令级仿真 | 第58页 |
| 7．3 功能级仿真 | 第58页 |
| 7．4 小结 | 第58-66页 |
