| 第1章 绪论 | 第1-30页 |
| §1． HDTV信源解码系统 | 第8-13页 |
| §1．1． 信源解码系统概述 | 第8-10页 |
| §1．2． 信源解码系统结构 | 第10-13页 |
| §2． 信源集成解码芯片的研究基础 | 第13-21页 |
| §2．1． VLSI设计技术 | 第13-15页 |
| §2．2． 微处理器设计技术 | 第15-17页 |
| §2．3． SOC设计技术 | 第17-21页 |
| §3． 信源解码器的设计方法 | 第21-28页 |
| §3．1． VLSI设计方法 | 第21-24页 |
| §3．2． 软硬件协同设计策略 | 第24-27页 |
| §3．3． 嵌入式系统的软件开发平台 | 第27-28页 |
| §4． 本文的主要研究成果和内容安排 | 第28-30页 |
| 第2章 信源集成解码芯片的设计策略 | 第30-50页 |
| §1． 信源集成解码芯片的设计策略 | 第30-32页 |
| §2． 系统需求说明 | 第32页 |
| §3． 算法开发 | 第32-38页 |
| §3．1． MPEG-2TS流语法结构 | 第32-33页 |
| §3．2． TS流的系统控制信息 | 第33-35页 |
| §3．3． TS流的复用技术及解复用算法 | 第35-38页 |
| §4． 软硬件划分 | 第38-39页 |
| §5． 软硬件综合过程 | 第39-48页 |
| §5．1． 算法的复杂度分析 | 第40-41页 |
| §5．2． 运算量的分析 | 第41-44页 |
| §5．3． 软硬件代价分析 | 第44-45页 |
| §5．4． TS解码过程中的数据存取 | 第45-46页 |
| §5．5． 适合于解复用的最小指令集和ASIP | 第46页 |
| §5．6． 算法的调度 | 第46-48页 |
| §6． 本章小结 | 第48-50页 |
| 第3章 含有ISP系统芯片的软硬件协同仿真 | 第50-72页 |
| §1． 软硬件协同仿真技术 | 第50-57页 |
| §1．1． 软硬件协同仿真综述 | 第50-52页 |
| §1．2． 集成解码芯片的系统建模过程 | 第52-54页 |
| §1．3． 集成解码芯片的软硬件仿真方法 | 第54-57页 |
| §2． ERISC体系结构 | 第57-61页 |
| §2．1． 指令执行特征 | 第57-59页 |
| §2．2． 大寄存器文件的使用 | 第59页 |
| §2．3． RISC结构特征 | 第59-60页 |
| §2．4． 集成解码芯片中ERISC核的特点 | 第60-61页 |
| §3． 基于RISC核的嵌入式系统 | 第61-66页 |
| §3．1． Cache存储器 | 第62-63页 |
| §3．2． 输入/输出（I/O，Peripherals） | 第63-64页 |
| §3．3． 系统总线及仲裁算法 | 第64-66页 |
| §4． ERISC虚拟机及实现 | 第66-71页 |
| §4．1． 几种系统仿真工具 | 第67-69页 |
| §4．2． 虚拟机的仿真结果 | 第69-71页 |
| §5． 本章小结 | 第71-72页 |
| 第4章 基于SOC的实时操作系统设计 | 第72-92页 |
| §1． 操作系统概述 | 第73-74页 |
| §2． 操作系统的体系结构及内核机制 | 第74-82页 |
| §2．1． 操作系统的体系结构 | 第74-76页 |
| §2．2． RTOS的基本特征 | 第76-77页 |
| §2．3． RTOS内核机制 | 第77-82页 |
| §3． RTOS的软硬件协同设计 | 第82-87页 |
| §3．1． 软硬件分割 | 第82-83页 |
| §3．2． 系统软件需求到RTOS功能的映射 | 第83-85页 |
| §3．3． RTOS的软硬件综合 | 第85-87页 |
| §4． 个例分析 | 第87-91页 |
| §4．1． 数据存取过程分析 | 第88-89页 |
| §4．2． 实现策略 | 第89-91页 |
| §5． 本章小结 | 第91-92页 |
| 全文总结 | 第92-93页 |
| 参考文献 | 第93-98页 |
| 作者攻读博士学位期间发表或录用的论文 | 第98页 |
| 作者攻读博士学位期间参加的科研工作 | 第98-99页 |
| 致谢 | 第99页 |