| 目录 | 第1-5页 |
| 图片目录 | 第5-7页 |
| 表格目录 | 第7-8页 |
| 摘要 | 第8-9页 |
| Abstract | 第9-10页 |
| 第1章 引言 | 第10-13页 |
| ·论文研究背景 | 第10-11页 |
| ·论文选题动机 | 第11-12页 |
| ·论文主要工作 | 第12页 |
| ·论文组织结构 | 第12-13页 |
| 第2章 OFDM超宽带系统 | 第13-29页 |
| ·OFDM系统 | 第13-20页 |
| ·OFDM系统概述 | 第13-14页 |
| ·OFDM系统主要技术优点 | 第14-15页 |
| ·OFDM系统数学模型 | 第15-19页 |
| ·OFDM系统实际应用 | 第19-20页 |
| ·OFDM超宽带系统 | 第20-29页 |
| ·超宽带系统概述 | 第20-21页 |
| ·OFDM超宽带技术优点 | 第21-22页 |
| ·OFDM超宽带标准 | 第22-25页 |
| ·国际标准 | 第22-23页 |
| ·中国标准 | 第23-25页 |
| ·OFDM超宽带技术方案 | 第25-29页 |
| ·超宽带系统数字基带发射机 | 第25-27页 |
| ·超宽带系统数字基带接收机 | 第27-29页 |
| 第3章 交织解交织器设计 | 第29-41页 |
| ·比特交织概述 | 第29-32页 |
| ·比特交织相关概念 | 第29-30页 |
| ·比特交织算法 | 第30-31页 |
| ·两种标准交织算法比较 | 第31-32页 |
| ·交织器的硬件结构 | 第32-39页 |
| ·基于寄存器直接映射结构的交织器 | 第33-34页 |
| ·基于双端口RAM加地址发生器结构的交织器 | 第34-39页 |
| ·基于双端口RAM加地址发生器的(解)交织器整体结构 | 第35-36页 |
| ·前级FIFO结构 | 第36-37页 |
| ·地址发生器结构 | 第37-39页 |
| ·双端口RAM结构 | 第39页 |
| ·硬件实现 | 第39-40页 |
| ·小结 | 第40-41页 |
| 第4章 FFT/IFFT处理器设计 | 第41-69页 |
| ·FFT概述 | 第41-44页 |
| ·FFT发展历史 | 第41页 |
| ·FFT/IFFT处理器设计面临的挑战 | 第41-43页 |
| ·FFT/IFFT处理器研究现状 | 第43页 |
| ·FFT/IFFT处理器设计目标 | 第43-44页 |
| ·FFT算法 | 第44-58页 |
| ·FFT算法及复杂度分析 | 第44-54页 |
| ·算法分析 | 第45-50页 |
| ·基2算法 | 第45-48页 |
| ·基4算法 | 第48-49页 |
| ·基8算法 | 第49-50页 |
| ·基16算法 | 第50页 |
| ·复杂度分析 | 第50-54页 |
| ·基2算法复杂度分析 | 第50-51页 |
| ·基4法复杂度分析 | 第51-52页 |
| ·基8复杂度分析 | 第52-53页 |
| ·基16复杂度分析 | 第53-54页 |
| ·FFT处理器硬件结构 | 第54-58页 |
| ·基于存储器结构 | 第54-55页 |
| ·流水线结构 | 第55-58页 |
| ·FFT/IFFT处理器设计 | 第58-68页 |
| ·FFT/IFFT处理器整体架构 | 第59-63页 |
| ·有限字长的确定 | 第63-66页 |
| ·八路并行延迟反馈结构 | 第66-67页 |
| ·旋转因子计算单元 | 第67-68页 |
| ·小结 | 第68-69页 |
| 第5章 DC-OFDM超宽带系统发射机VLSI实现 | 第69-78页 |
| ·DC-OFDM超宽带发射机概述 | 第69-74页 |
| ·DC-OFDM超宽带发射机整体结构 | 第69-72页 |
| ·超宽带发射机子模块 | 第72-74页 |
| ·超宽带发射机VLSI实现 | 第74-78页 |
| ·发射机VLSI的验证 | 第74页 |
| ·发射机VLSI的实现结果 | 第74-78页 |
| 第6章 总结与展望 | 第78-79页 |
| 参考文献 | 第79-82页 |