| 中文摘要 | 第1-7页 |
| ABSTRACT | 第7-11页 |
| 1 引言 | 第11-15页 |
| ·研究背景 | 第11-12页 |
| ·选题意义 | 第12-13页 |
| ·国内外研究现状 | 第13-14页 |
| ·论文工作 | 第14-15页 |
| 2 DSLAM设备简介 | 第15-18页 |
| ·ADSL简介 | 第15页 |
| ·ADSL概述 | 第15页 |
| ·ADSL接入模式简介 | 第15页 |
| ·DSLAM简介 | 第15-17页 |
| ·DSLAM概述 | 第16页 |
| ·ATM-DSLAM | 第16页 |
| ·基于ATM内核的IPDSLAM | 第16-17页 |
| ·基于IP内核IPDSLAM | 第17页 |
| ·本章小结 | 第17-18页 |
| 3 网络处理器IXP2350简介 | 第18-26页 |
| ·网络处理器简介 | 第18-20页 |
| ·网络处理器的产生背景 | 第18页 |
| ·网络处理器的定义 | 第18-19页 |
| ·网络处理器的基本组成 | 第19-20页 |
| ·基于IXP2350的核心技术分析 | 第20-26页 |
| ·多处理机制 | 第20-21页 |
| ·多线程机制 | 第21-23页 |
| ·串行数据流处理问题 | 第23-24页 |
| ·分布式缓存 | 第24-26页 |
| 4 系统整体设计概述 | 第26-30页 |
| ·系统总体设计 | 第26-27页 |
| ·数据流程 | 第27-28页 |
| ·数据面简介 | 第28-29页 |
| ·控制面简介 | 第29-30页 |
| 5 系统模块详细设计与实现 | 第30-67页 |
| ·下行通道总体设计 | 第30-31页 |
| ·Ethernet Receive接收模块分析与设计 | 第31-40页 |
| ·Ethernet Receive微模块概述 | 第31-32页 |
| ·数据结构 | 第32-34页 |
| ·Receive微模块流程设计 | 第34-40页 |
| ·DATA Process微模块分析与设计 | 第40-48页 |
| ·Ether Decap模块 | 第40页 |
| ·IPv4 FWD模块 | 第40-46页 |
| ·PPP ENCAP模块 | 第46页 |
| ·ETH ENCAP模块 | 第46-47页 |
| ·LLC ENCAP模块 | 第47-48页 |
| ·QM ATM微模块分析与设计 | 第48-56页 |
| ·QM ATM微模块概述 | 第48-49页 |
| ·数据结构 | 第49-53页 |
| ·QM ATM微模块流程设计 | 第53-56页 |
| ·TM 4.1模块分析与设计 | 第56-62页 |
| ·TM 4.1模块概述 | 第56-58页 |
| ·数据结构 | 第58-60页 |
| ·TM4.1微模块流程设计 | 第60-62页 |
| ·ATM发送模块 | 第62-67页 |
| ·Transmit模块设计 | 第62-63页 |
| ·主要数据结构 | 第63-65页 |
| ·TX处理流程 | 第65-67页 |
| 6 仿真与调试 | 第67-77页 |
| ·代码编译 | 第67-72页 |
| ·建立工程 | 第67-68页 |
| ·代码编译 | 第68-70页 |
| ·代码连接 | 第70-72页 |
| ·创建数据流 | 第72-74页 |
| ·仿真 | 第74-76页 |
| ·仿真结果 | 第76-77页 |
| 7 总结与展望 | 第77-78页 |
| ·总结 | 第77页 |
| ·展望 | 第77-78页 |
| 参考文献 | 第78-80页 |
| 作者简历 | 第80-82页 |
| 学位论文数据集 | 第82页 |