| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 1. 绪论 | 第8-12页 |
| ·课题背景简介 | 第8-9页 |
| ·音频编解码器芯片设计的相关技术 | 第9-11页 |
| ·Δ∑数据转换技术 | 第9-10页 |
| ·数字芯片设计技术 | 第10-11页 |
| ·论文章节安排 | 第11-12页 |
| 2. Δ∑数字音频处理芯片设计原理 | 第12-25页 |
| ·Δ∑数据转换技术 | 第12-21页 |
| ·量化噪声 | 第13-16页 |
| ·Δ∑调制器原理 | 第16-21页 |
| ·Δ∑数字音频处理芯片结构 | 第21-22页 |
| ·Δ∑数字音频处理芯片设计难点 | 第22-25页 |
| ·低成本低功耗设计 | 第22-23页 |
| ·数字滤波器设计 | 第23页 |
| ·Δ∑调制器设计 | 第23-25页 |
| 3. Δ∑数字音频处理芯片DA 通路架构设计与算法优化 | 第25-41页 |
| ·设计指标 | 第25-26页 |
| ·架构设计 | 第26-37页 |
| ·插值滤波器设计 | 第26-32页 |
| ·Δ∑调制器的设计 | 第32-37页 |
| ·算法设计 | 第37-41页 |
| ·高阶级联FIR 半带滤波器 | 第37-39页 |
| ·串联梳状插值滤波器 | 第39-40页 |
| ·数字Δ∑调制器 | 第40-41页 |
| 4. Δ∑数字音频处理芯片DA 通路硬件实现 | 第41-67页 |
| ·硬件实现技术 | 第41-44页 |
| ·流水线设计 | 第41-42页 |
| ·有限状态机控制 | 第42页 |
| ·门控时钟 | 第42-43页 |
| ·CSD 编码 | 第43-44页 |
| ·硬件实现优化 | 第44-58页 |
| ·半带滤波器实现 | 第44-52页 |
| ·梳状插值滤波器实现 | 第52-54页 |
| ·数字Δ∑调制器实现 | 第54-58页 |
| ·RTL 实现和仿真 | 第58-61页 |
| ·综合及时序分析 | 第61-67页 |
| ·综合、时序分析方法和脚本 | 第61-63页 |
| ·面积分析 | 第63-64页 |
| ·时序分析 | 第64-67页 |
| 5. Δ∑数字音频处理芯片DA 通路的验证和芯片测试 | 第67-77页 |
| ·数字功能验证 | 第67-72页 |
| ·FPGA 验证平台 | 第67-69页 |
| ·FPGA 验证结果 | 第69-72页 |
| ·芯片测试 | 第72-77页 |
| ·性能测试 | 第72-75页 |
| ·功耗测试 | 第75-77页 |
| 6. 总结 | 第77-79页 |
| ·内容综述 | 第77页 |
| ·设计成果 | 第77-78页 |
| ·未来工作展望 | 第78-79页 |
| 参考文献 | 第79-82页 |
| 致谢 | 第82-83页 |
| 硕士期间的论文情况 | 第83页 |