数字信道化瞬时测频接收技术的研究
| 第1章 绪论 | 第1-12页 |
| ·引言 | 第9-10页 |
| ·研究目的及国内外研究状态 | 第10-11页 |
| ·本文研究工作及论文安排 | 第11-12页 |
| 第2章 宽带数字接收机及相关技术 | 第12-22页 |
| ·概述 | 第12-13页 |
| ·数字下变频 | 第13-16页 |
| ·数字下变频原理 | 第13-15页 |
| ·数字下变频的缺点 | 第15-16页 |
| ·带通采样 | 第16-21页 |
| ·带通采样原理 | 第16-17页 |
| ·抗混叠滤波器 | 第17-21页 |
| ·带通采样的缺点 | 第21页 |
| ·本章小结 | 第21-22页 |
| 第3章 数字信道化接收理论的研究 | 第22-38页 |
| ·引言 | 第22-23页 |
| ·基于多相滤波器组数字信道化方法的研究 | 第23-32页 |
| ·数字信道化接收的系统介绍 | 第23-29页 |
| ·多相滤波器组高效算法的推导 | 第29-32页 |
| ·仿真与性能分析 | 第32-37页 |
| ·用加权函数展宽滤波器主瓣并压缩旁瓣 | 第32-34页 |
| ·信道化输出仿真 | 第34-36页 |
| ·兔耳效应的分析 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第4章 数字测频算法的研究 | 第38-47页 |
| ·概述 | 第38页 |
| ·协调旋转数字计算机(cordic)算法的研究 | 第38-42页 |
| ·cordic算法鉴相原理 | 第38-41页 |
| ·cordic算法鉴相性能分析 | 第41-42页 |
| ·一阶差分法测频 | 第42-43页 |
| ·信号个数的确定 | 第43-44页 |
| ·门限检测 | 第43页 |
| ·信道判决 | 第43-44页 |
| ·瞬时测频算法的仿真与性能分析 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 第5章 FPGA硬件实现及仿真 | 第47-60页 |
| ·现场可编程逻辑门阵列(FPGA)简介 | 第47-51页 |
| ·可编程器件及EDA技术简介 | 第47-48页 |
| ·Stratix系列FPGA特点 | 第48-51页 |
| ·数字信道化瞬时测频接收机的FPGA硬件实现 | 第51-58页 |
| ·系统结构 | 第51页 |
| ·串并转换 | 第51-52页 |
| ·FIR滤波器 | 第52-53页 |
| ·FFT | 第53-54页 |
| ·cordic算法 | 第54-55页 |
| ·检测与测频 | 第55-57页 |
| ·系统硬件仿真 | 第57-58页 |
| ·本章小结 | 第58-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-65页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第65-66页 |
| 致谢 | 第66页 |
