伪码信号识别、重构技术及工程应用研究
| 声明 | 第1-3页 |
| 摘要 | 第3-4页 |
| ABSTRACT | 第4-7页 |
| 1 引言 | 第7-14页 |
| ·随机信号调制引信概述 | 第7-8页 |
| ·伪随机调相引信的工作原理 | 第8-11页 |
| ·伪随机码调相引信的抗干扰性能 | 第11-12页 |
| ·本课题研究综述 | 第12-14页 |
| 2 伪码序列的特性及产生方法 | 第14-21页 |
| ·m序列的特性 | 第14-15页 |
| ·m序列的自相关函数和功率谱 | 第15-19页 |
| ·m序列的产生方法 | 第19-21页 |
| 3 伪随机码调相信号的解调 | 第21-24页 |
| ·BPSK的载波同步技术 | 第21页 |
| ·同相正交环(Costas环) | 第21-22页 |
| ·解调电路的硬件实现 | 第22-23页 |
| ·整形 | 第23-24页 |
| 4 伪码信号识别及其重构技术 | 第24-41页 |
| ·系统概述 | 第24-25页 |
| ·控制子系统 | 第25-27页 |
| ·伪码识别子系统 | 第27-33页 |
| ·“采样比较法”的理论基础 | 第28-29页 |
| ·“采样比较法”概述 | 第29页 |
| ·信号接收电路 | 第29-30页 |
| ·RAM中数据的比较 | 第30-31页 |
| ·系统的输出 | 第31-32页 |
| ·系统仿真举例 | 第32-33页 |
| ·伪码延时重构系统 | 第33-41页 |
| ·重构系统的循环延时法 | 第34-36页 |
| ·长度信息存储模块 | 第36-37页 |
| ·同相周期发射时间控制模块 | 第37-38页 |
| ·初始相位控制模块 | 第38-39页 |
| ·移相发射模块 | 第39-41页 |
| 5 伪码信号识别及重构系统性能分析 | 第41-48页 |
| ·系统的实时性 | 第41-43页 |
| ·系统的有效性 | 第43-47页 |
| ·系统的效果图 | 第47-48页 |
| 6.伪随机码频率的检测与显示 | 第48-55页 |
| ·伪码频显系统概述： | 第48-49页 |
| ·伪码长度处理模块 | 第49-50页 |
| ·小数分频模块 | 第50-52页 |
| ·计数时间控制模块 | 第52-53页 |
| ·级联计数模块 | 第53页 |
| ·伪码频率检测与显示模块的功能仿真 | 第53-55页 |
| 7.伪码识别及重构系统的工程实现 | 第55-68页 |
| ·信号源的设计 | 第55-60页 |
| ·键盘消抖模块 | 第56页 |
| ·m序列产生器 | 第56-57页 |
| ·频率控制模块 | 第57-58页 |
| ·长度控制模块 | 第58-59页 |
| ·信号源的封装 | 第59-60页 |
| ·伪码识别及重构系统的硬件构成 | 第60-67页 |
| ·电源模块 | 第60-61页 |
| ·FPGA的硬件设计 | 第61-64页 |
| ·显示模块的构成 | 第64-66页 |
| ·硬件系统实物 | 第66-67页 |
| ·硬件设计与调试时遇到的问题 | 第67-68页 |
| 结论 | 第68-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-72页 |
