数字信号处理器的设计研究
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-15页 |
| 1．1 DSP处理器的发展 | 第7-8页 |
| 1．2 DSP处理器特点 | 第8页 |
| 1．3 DSP的分类 | 第8-10页 |
| 1．4 DSP的实时信号处理 | 第10-11页 |
| 1．5 接口总线 | 第11页 |
| 1．6 系统的软硬件协同设计 | 第11-13页 |
| 1．7 多媒体MD16核 | 第13-14页 |
| 1．8 本文主要研究工作和内容安排 | 第14-15页 |
| 第二章 数字信号处理器核微结构设计 | 第15-33页 |
| 2．1 指令集体系结构设计 | 第15-18页 |
| 2．1．1 指令集设计 | 第15-16页 |
| 2．1．2 VLIW指令 | 第16页 |
| 2．1．3 MD16指令集 | 第16-18页 |
| 2．2 MD16核的微结构设计 | 第18-29页 |
| 2．2．1 MD16流水线 | 第18-19页 |
| 2．2．2 数据竞争的克服 | 第19-21页 |
| 2．2．3 MD16功能单元 | 第21-25页 |
| 2．2．4 MD16内部存储器 | 第25-27页 |
| 2．2．5 硬件并行逻辑 | 第27-28页 |
| 2．2．6 MD16芯片 | 第28-29页 |
| 2．3 处理器并行性的提高 | 第29-32页 |
| 2．3．1 编码指令实现部分并行 | 第29-31页 |
| 2．3．2 部分SIMD功能实现 | 第31-32页 |
| 2．4 本章小结 | 第32-33页 |
| 第三章 数字信号处理器I／O系统设计 | 第33-50页 |
| 3．1 总线设计研究 | 第33-41页 |
| 3．1．1 MD16的总线设计研究 | 第34-37页 |
| 3．1．2 多级存储器系统结构中的分级总线 | 第37-38页 |
| 3．1．3 片上网络 | 第38-41页 |
| 3．2 DMA控制器设计研究 | 第41-49页 |
| 3．2．1 DMA控制器设计框架 | 第41-43页 |
| 3．2．2 软件层面 | 第43-44页 |
| 3．2．3 硬件层面 | 第44-47页 |
| 3．2．4 MD16和MD32 DMA的传输时间 | 第47-48页 |
| 3．2．5 多传输序列的实现 | 第48-49页 |
| 3．2．6 DMA的传输效率 | 第49页 |
| 3．3 本章小结 | 第49-50页 |
| 第四章 USB及MD16测试 | 第50-67页 |
| 4．1 MD16的测试设计 | 第50-51页 |
| 4．2 USB主机和设备 | 第51-55页 |
| 4．2．1 USB数据流模型 | 第51-52页 |
| 4．2．2 USB主机 | 第52-53页 |
| 4．2．3 USB设备 | 第53-54页 |
| 4．2．4 传输类型 | 第54-55页 |
| 4．3 USB IP核及驱动程序 | 第55-58页 |
| 4．3．1 USB IP核 | 第55-56页 |
| 4．3．2 USB驱动程序 | 第56-58页 |
| 4．4 USB在MD16测试验证平台上的集成 | 第58-62页 |
| 4．4．1 USB软件平台集成 | 第58-59页 |
| 4．4．2 USB收发器 | 第59-60页 |
| 4．4．3 USB IP核的集成 | 第60-62页 |
| 4．4．4 USB传输时间 | 第62页 |
| 4．5 MD16芯片的测试 | 第62-66页 |
| 4．5．1 测试平台构建 | 第62-63页 |
| 4．5．2 MD16测试流程 | 第63-65页 |
| 4．5．3 实验结果 | 第65-66页 |
| 4．6 本章小结 | 第66-67页 |
| 参考文献 | 第67-71页 |
| 作者攻读硕士期间发表的论文 | 第71-72页 |
| 致谢 | 第72页 |
