高速PCB板级信号完整性问题研究
| 目录 | 第1-8页 |
| 图目录 | 第8-10页 |
| 表目录 | 第10-11页 |
| 摘要 | 第11-12页 |
| ABSTRACT | 第12-13页 |
| 第一章 绪论 | 第13-16页 |
| ·背景 | 第13页 |
| ·课题的实践意义 | 第13-14页 |
| ·课题研究的工程背景 | 第14页 |
| ·本文的主要研究任务和贡献 | 第14-16页 |
| 第二章 PCB结构与板级信号完整性问题 | 第16-20页 |
| ·PCB基本结构 | 第16-17页 |
| ·PCB基本类型 | 第16-17页 |
| ·PCB上的传输线 | 第17页 |
| ·PCB结构对信号传输性能的影响 | 第17页 |
| ·信号模式与板级信号完整性问题 | 第17-19页 |
| ·信号模式 | 第17-18页 |
| ·高速 PCB板级信号完整性问题 | 第18-19页 |
| ·小结 | 第19-20页 |
| 第三章 串扰问题及其减小措施 | 第20-23页 |
| ·串扰问题 | 第20-21页 |
| ·串扰现象 | 第20页 |
| ·串扰引起的噪声 | 第20-21页 |
| ·串扰的危害与减小串扰的措施 | 第21-22页 |
| ·串扰的危害 | 第21页 |
| ·影响串扰的主要因素 | 第21-22页 |
| ·减小串扰的措施 | 第22页 |
| ·小结 | 第22-23页 |
| 第四章 端接技术研究 | 第23-30页 |
| ·信号的反射 | 第23-24页 |
| ·阻抗匹配与端接方式 | 第24-27页 |
| ·两种端接方式 | 第24页 |
| ·并行端接方式 | 第24-26页 |
| ·串行端接方式 | 第26页 |
| ·多负载的端接方式 | 第26-27页 |
| ·不同器件的端接方式选择 | 第27页 |
| ·端接技术的仿真与分析 | 第27-29页 |
| ·小结 | 第29-30页 |
| 第五章 板级信号完整性关键技术应用 | 第30-39页 |
| ·高速 PCB过孔的设计与分析 | 第30-35页 |
| ·过孔的基本概念 | 第30-31页 |
| ·寄生电容和寄生电感的数学描述 | 第31-32页 |
| ·高速 PCB过孔的设计 | 第32-33页 |
| ·阻抗可控过孔的设计 | 第33-35页 |
| ·数模混合 PCB的设计 | 第35-38页 |
| ·最小电感路径 | 第35页 |
| ·信号跨电源分割现象 | 第35-36页 |
| ·信号跨电源分割现象的数学描述 | 第36-37页 |
| ·数模混合 PCB的设计 | 第37-38页 |
| ·小结 | 第38-39页 |
| 第六章 板级信号完整性问题的仿真与分析 | 第39-60页 |
| ·传统的 PCB设计方法 | 第39-40页 |
| ·基于信号完整性分析的 PCB设计方法 | 第40-41页 |
| ·常用仿真软件的介绍 | 第41页 |
| ·信号完整性分析模型 | 第41-48页 |
| ·SPICE模型 | 第42页 |
| ·IBIS模型 | 第42-43页 |
| ·IBIS模型与 SPICE模型仿真结果的比较 | 第43-47页 |
| ·模型的选用 | 第47页 |
| ·设计方法与现有 EDA软件的结合 | 第47-48页 |
| ·信号完整性问题的仿真过程 | 第48-56页 |
| ·电流流向对串扰的影响 | 第48-49页 |
| ·两线间距 P与平行长度 L对串扰的影响 | 第49-50页 |
| ·干扰源信号频率及上升时间对串扰的影响 | 第50-52页 |
| ·板级信号完整性仿真 | 第52-56页 |
| ·同类 I/O Buffer的替代方案 | 第56-59页 |
| ·信号接口类型 | 第56-58页 |
| ·同类I／O Buffer其它模型的替代方法 | 第58-59页 |
| §6.7 小结 | 第59-60页 |
| 第七章 结束语 | 第60-62页 |
| §7．1 主要工作及贡献 | 第60-61页 |
| §7．2 课题展望 | 第61-62页 |
| 致谢 | 第62-63页 |
| 附录：攻读硕士期间发表的论文 | 第63-64页 |
| 参考文献 | 第64-65页 |
