| 第一章 引言 | 第1-18页 |
| ·研究背景 | 第7-8页 |
| ·可测性设计技术综述 | 第8-14页 |
| ·可测性设计概念 | 第8-9页 |
| ·可测性设计方法简介 | 第9-14页 |
| ·可测性设计问题及研究重点 | 第14页 |
| ·嵌入式微处理器可测性设计 | 第14-16页 |
| ·本文主要工作 | 第16-17页 |
| ·论文结构 | 第17-18页 |
| 第二章 边界扫描 | 第18-30页 |
| ·IEEE 1149.1 | 第18-21页 |
| ·测试访问口(TAP) | 第19-20页 |
| ·数据寄存器 | 第20页 |
| ·指令寄存器 | 第20-21页 |
| ·BSDL | 第21-23页 |
| ·Estar1边界扫描实现 | 第23-28页 |
| ·TAP控制器 | 第23-24页 |
| ·指令和指令译码器 | 第24-25页 |
| ·边界扫描单元 | 第25-28页 |
| ·Estar1边界扫描结构 | 第28-30页 |
| 第三章 内部扫描 | 第30-43页 |
| ·扫描策略 | 第30-32页 |
| ·全扫描和部分扫描 | 第30-32页 |
| ·扫描结构 | 第32页 |
| ·Estar1内部扫描规划 | 第32-33页 |
| ·扫描策略 | 第32-33页 |
| ·多时钟域 | 第33页 |
| ·DFT Compiler实现内部扫描设计 | 第33-39页 |
| ·Test-Ready和约束-优化扫描插入 | 第34-36页 |
| ·自顶向下和自下向上的扫描插入 | 第36-37页 |
| ·与后端工具接口 | 第37-38页 |
| ·扫描设计规则 | 第38-39页 |
| ·FastScan生成测试码 | 第39-41页 |
| ·FastScan与DFT Compiler接口:扫描结构描述文件 | 第40页 |
| ·FastScan与DFT Compiler接口:测试过程文件 | 第40-41页 |
| ·Estar1内部扫描可测性设计结果 | 第41-43页 |
| 第四章 内建自测试 | 第43-54页 |
| ·测试方法 | 第43-46页 |
| ·伪随机测试 | 第43-45页 |
| ·算法功能测试 | 第45-46页 |
| ·存储器测试 | 第46-48页 |
| ·存储器故障类型 | 第46-47页 |
| ·March C算法 | 第47-48页 |
| ·Estar1存储器自测试实现 | 第48-54页 |
| ·测试结构 | 第49-50页 |
| ·March C算法实现 | 第50-54页 |
| 第五章 SoC可测性设计研究 | 第54-59页 |
| ·SoC测试问题 | 第54-55页 |
| ·P1500标准 | 第55-57页 |
| ·核测试语言(CTL) | 第55页 |
| ·可扩展体系结构 | 第55-57页 |
| ·小结 | 第57-59页 |
| 第六章 结束语 | 第59-61页 |
| ·本文工作总结 | 第59页 |
| ·展望 | 第59-61页 |
| 参考文献 | 第61-63页 |
| 致谢 | 第63页 |