| 摘要 | 第1-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第7-10页 |
| ·课题背景 | 第7页 |
| ·通用微处理器设计的现状分析 | 第7-9页 |
| ·提取ILP的两个决定因素 | 第8页 |
| ·Post-RISC超标量与VLIW的结构比较和特点分析 | 第8-9页 |
| ·目标微处理器采用结构的确立 | 第9-10页 |
| 第二章 目标VLIW处理器原型的确立 | 第10-21页 |
| ·VLIW处理器设计有关问题研究 | 第10-18页 |
| ·如何充分开发ILP? | 第10页 |
| ·代码兼容性问题 | 第10-13页 |
| ·VLIW的格式 | 第13-15页 |
| ·VLIW中元操作面向何种指令集? | 第15-18页 |
| ·目标VLIW处理器原型的确立 | 第18-21页 |
| ·代码兼容性解决方案的确定 | 第18-19页 |
| ·VLIW格式的确定 | 第19页 |
| ·VLIW中元操作面向指令集的确定--32／64位混编指令扩展 | 第19-20页 |
| ·微体系结构的概要框图 | 第20-21页 |
| 第三章 微处理器存储系统概述 | 第21-30页 |
| ·存储器的分类及组织层次 | 第21页 |
| ·地址空间 | 第21-22页 |
| ·访问控制 | 第22-23页 |
| ·地址是否需要经过虚实地址变换 | 第22页 |
| ·数据副本位置的控制 | 第22-23页 |
| ·所允许的访问类型 | 第23页 |
| ·CACHE | 第23-25页 |
| ·Cache的结构 | 第23-24页 |
| ·Cache组的相联度 | 第24页 |
| ·Cache大小 | 第24页 |
| ·Cache的分类 | 第24-25页 |
| ·替换策略 | 第25页 |
| ·Tag和数据的存放位置 | 第25页 |
| ·存储一致性 | 第25-27页 |
| ·多机系统的一致性 | 第25-26页 |
| ·两级Cache的一致性 | 第26页 |
| ·应用程序中涉及的一致性 | 第26-27页 |
| ·常见的实现方式 | 第27-28页 |
| ·目标存储系统的总体结构和功能划分 | 第28-30页 |
| 第四章 虚存管理子系统的设计 | 第30-37页 |
| ·虚存管理中软硬件的分工协作 | 第30-31页 |
| ·操作系统的作用 | 第30页 |
| ·虚存管理的硬件支持 | 第30-31页 |
| ·软硬件的交互协作过程 | 第31页 |
| ·虚存管理设计的四个核心问题 | 第31-34页 |
| ·微处理器工作模式分类 | 第31页 |
| ·虚地址空间划分 | 第31-32页 |
| ·访问控制 | 第32页 |
| ·CCoP设计 | 第32-34页 |
| ·目标虚存管理子系统原型 | 第34-37页 |
| ·地址格式 | 第34页 |
| ·处理器工作模式及地址空间的划分 | 第34-35页 |
| ·访问控制 | 第35页 |
| ·CCoP设计 | 第35-36页 |
| ·TLB表项设计 | 第36-37页 |
| 第五章 L1 CACHE的设计 | 第37-41页 |
| ·L1 CACHE设计的三个核心问题 | 第37-39页 |
| ·VAIndex+PATag的索引和Tag方式 | 第37页 |
| ·Synonym问题的硬件解决方案 | 第37-38页 |
| ·L1 Cache和L2 Cache一致性的实现方式 | 第38-39页 |
| ·目标L1 D-CACHE原型的设计指标 | 第39-41页 |
| ·有关外围环境的假设 | 第39-40页 |
| ·目标L1 D-Cache的设计指标 | 第40-41页 |
| 第六章 L1 CACHE的实现 | 第41-57页 |
| ·功能设计阶段 | 第41-44页 |
| ·模块划分 | 第42页 |
| ·接口描述 | 第42-44页 |
| ·行为级设计阶段 | 第44-46页 |
| ·L1 D-Cache的基本操作 | 第44-45页 |
| ·L1 D-Cache提供的服务 | 第45-46页 |
| ·寄存器级设计阶段 | 第46-54页 |
| ·设计所考虑的几个问题 | 第47-48页 |
| ·数据通路的提取 | 第48页 |
| ·控制逻辑的提取 | 第48-54页 |
| ·VERILOG描述阶段 | 第54-55页 |
| ·编码风格 | 第54-55页 |
| ·程序结构 | 第55页 |
| ·模拟验证 | 第55-57页 |
| 第七章 结束语 | 第57-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-60页 |
