| 摘要 | 第1-14页 |
| ABSTRACT | 第14-16页 |
| 第一章 绪论 | 第16-46页 |
| ·研究背景：软错误 | 第16-26页 |
| ·高能粒子来源 | 第16-20页 |
| ·噪声来源 | 第20页 |
| ·故障机理 | 第20-22页 |
| ·故障种类 | 第22-25页 |
| ·故障、错误与失效 | 第25-26页 |
| ·课题动机：挑战与机遇 | 第26-31页 |
| ·制造工艺带来的挑战 | 第27-29页 |
| ·体系结构带来的机遇 | 第29-31页 |
| ·课题目标与来源 | 第31页 |
| ·国内外相关研究工作 | 第31-40页 |
| ·容软错误加固技术 | 第31-35页 |
| ·容软错误执行模型 | 第35-37页 |
| ·容软错误微处理器与系统实现 | 第37-38页 |
| ·可靠性评估模型 | 第38-40页 |
| ·本文研究内容 | 第40-41页 |
| ·容软错误执行模型 | 第40页 |
| ·容软错误加固技术 | 第40-41页 |
| ·微处理器可靠性评估模型 | 第41页 |
| ·本文主要创新工作 | 第41-43页 |
| ·论文结构 | 第43-46页 |
| 第二章 多核微处理器容软错误执行模型 | 第46-82页 |
| ·研究动机与思路 | 第46-48页 |
| ·基本假设 | 第48-49页 |
| ·基于现场保存与恢复的双核冗余执行模型 | 第49-61页 |
| ·DCR 执行模型结构 | 第49-51页 |
| ·DCR 执行模型执行机制 | 第51-54页 |
| ·DCR 执行模型实现 | 第54-57页 |
| ·DCR 执行模型性能分析 | 第57-60页 |
| ·DCR 执行模型软错误恢复能力分析 | 第60-61页 |
| ·可重构的三核冗余执行模型 | 第61-70页 |
| ·TCR 执行模型结构 | 第61-62页 |
| ·TCR 执行模型执行机制 | 第62-66页 |
| ·TCR 执行模型实现 | 第66-67页 |
| ·TCR 执行模型性能分析 | 第67-70页 |
| ·TCR 执行模型软错误屏蔽能力分析 | 第70页 |
| ·实验与分析 | 第70-78页 |
| ·带宽评估 | 第72-73页 |
| ·性能评估 | 第73-77页 |
| ·容软错误能力评估 | 第77-78页 |
| ·与相关工作的比较 | 第78-79页 |
| ·小结 | 第79-82页 |
| 第三章 门级容软错误加固技术——基于异步电路技术的门级冗余结构 | 第82-116页 |
| ·异步电路简介 | 第82-89页 |
| ·同步电路与异步电路 | 第83-84页 |
| ·异步电路优势与劣势 | 第84-86页 |
| ·异步电路基本概念 | 第86-89页 |
| ·基于异步C 单元的双模冗余结构 | 第89-96页 |
| ·DMR 冗余结构 | 第89-91页 |
| ·DMR 结构可靠性分析 | 第91-96页 |
| ·基于异步双沿触发寄存器的时空三模冗余结构 | 第96-104页 |
| ·TSTMR 冗余结构 | 第96-100页 |
| ·TSTMR 结构可靠性分析 | 第100-104页 |
| ·异步标准单元设计与实现 | 第104-108页 |
| ·设计流程 | 第104-107页 |
| ·异步标准单元实现 | 第107-108页 |
| ·实验与分析 | 第108-112页 |
| ·芯片面积评估 | 第109页 |
| ·性能评估 | 第109-111页 |
| ·容软错误能力评估 | 第111-112页 |
| ·与相关工作的比较 | 第112-113页 |
| ·小结 | 第113-116页 |
| 第四章 体系结构级容软错误加固技术——增强型控制流检测技术 | 第116-144页 |
| ·控制流检测技术简介 | 第116-127页 |
| ·基本块和控制流图 | 第116-118页 |
| ·基于节点的签名检测方法 | 第118-125页 |
| ·纯软件控制流检测实现方法 | 第125-127页 |
| ·基于节点和边的签名检测方法 | 第127-132页 |
| ·软硬件结合的控制流检测实现方法 | 第132-139页 |
| ·编译签名算法 | 第132-135页 |
| ·硬件检测机制 | 第135-139页 |
| ·实验与分析 | 第139-142页 |
| ·二进制代码量评估 | 第140页 |
| ·芯片面积评估 | 第140-141页 |
| ·性能评估 | 第141页 |
| ·容软错误能力评估 | 第141-142页 |
| ·与相关工作的比较 | 第142-143页 |
| ·小结 | 第143-144页 |
| 第五章 微处理器可靠性评估模型 | 第144-160页 |
| ·研究动机 | 第144-146页 |
| ·量化标准 | 第146-148页 |
| ·评估框架 | 第148-152页 |
| ·执行时间获取方法 | 第148页 |
| ·结构弱点因子获取方法 | 第148-150页 |
| ·芯片面积获取方法 | 第150页 |
| ·评估流程 | 第150-152页 |
| ·评估实例 | 第152-158页 |
| ·容软错误执行模型可靠性评估 | 第152-155页 |
| ·门级冗余结构可靠性评估 | 第155-157页 |
| ·控制流检测技术可靠性评估 | 第157-158页 |
| ·与相关工作的比较 | 第158-159页 |
| ·小结 | 第159-160页 |
| 第六章 结束语 | 第160-164页 |
| ·工作总结 | 第160-161页 |
| ·工作展望 | 第161-164页 |
| 致谢 | 第164-166页 |
| 参考文献 | 第166-178页 |
| 作者在学期间取得的学术成果 | 第178-179页 |