| 目录 | 第1-4页 |
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第6-15页 |
| ·论文的研究背景及选题意义 | 第6页 |
| ·图形处理器及其可编程性的发展 | 第6-10页 |
| ·GPU的发展及GPGPU的提出 | 第7-8页 |
| ·GPU用于通用计算的限制 | 第8-9页 |
| ·GPU编程模型的发展 | 第9-10页 |
| ·数字通信系统概述 | 第10-12页 |
| ·信道编码理论的发展及LDPC码的研究动态 | 第12-13页 |
| ·LDPC码的优点及其应用前景 | 第13页 |
| ·本文的结构 | 第13-15页 |
| 第二章 GPU通用计算理论 | 第15-21页 |
| ·高性能并行计算设备GPU | 第15-16页 |
| ·CPU与GPU的性能比较 | 第15-16页 |
| ·适用的GPU通用计算类型 | 第16页 |
| ·CUDA平台:新的GPU并行计算架构 | 第16-20页 |
| ·CUDA架构下多线程的组织与管理 | 第17-18页 |
| ·CUDA架构下的存储系统 | 第18-19页 |
| ·GPU多核处理器 | 第19页 |
| ·NVCC编译器及CUDA的编程模型 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第三章 信道编码理论基础 | 第21-27页 |
| ·纠错码的分类 | 第21-23页 |
| ·线性分组码的基本概念 | 第23-24页 |
| ·线性分组码的生成矩阵和校验矩阵 | 第24-25页 |
| ·纠错码的码距及其纠错能力 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第四章 LDPC码的基本原理 | 第27-44页 |
| ·图论基础 | 第27-28页 |
| ·LDPC码的定义 | 第28-29页 |
| ·LDPC码的矩阵定义法 | 第28-29页 |
| ·LDPC码的Tanner图表示法 | 第29页 |
| ·规则LDPC码与非规则LDPC码 | 第29-32页 |
| ·LDPC码的环分析 | 第32-34页 |
| ·环的概念 | 第32-33页 |
| ·环的检测 | 第33页 |
| ·短环的消除 | 第33-34页 |
| ·LDPC码的编码设计 | 第34-39页 |
| ·构造校验矩阵的一般原则 | 第35-36页 |
| ·校验矩阵的构造方法 | 第36-38页 |
| ·编码算法 | 第38-39页 |
| ·二进制LDPC码的译码原理 | 第39-43页 |
| ·硬判决译码算法 | 第40-41页 |
| ·消息传递算法思想 | 第41-42页 |
| ·置信传播算法 | 第42-43页 |
| ·本章小结 | 第43-44页 |
| 第五章 LDPC码的CUDA译码仿真 | 第44-58页 |
| ·本文实现的BP译码算法 | 第44页 |
| ·基于CUDA平台实现BP译码算法的可行性 | 第44-45页 |
| ·加性高斯白噪声的添加 | 第45-46页 |
| ·实验方案及条件 | 第46-47页 |
| ·IEEE 802.16e标准定义的LDPC码的CUDA译码实现 | 第47-53页 |
| ·校验矩阵结构及编码方法 | 第47-50页 |
| ·实验参数 | 第50-51页 |
| ·实验结果及其分析 | 第51-53页 |
| ·并行级联校验矩阵定义的LDPC码的CUDA译码实现 | 第53-56页 |
| ·校验矩阵结构及编码方案 | 第53-54页 |
| ·实验参数 | 第54页 |
| ·实验结果及其分析 | 第54-56页 |
| ·本章小结 | 第56-58页 |
| 第六章 全文总结与展望 | 第58-59页 |
| ·全文总结 | 第58页 |
| ·未来的工作 | 第58-59页 |
| 参考文献 | 第59-61页 |
| 攻读硕士学位期间发表的论文 | 第61-62页 |
| 致谢 | 第62-63页 |