基于FPGA的全数字锁相环的设计与应用
| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 致谢 | 第7-12页 |
| 第一章 绪论 | 第12-16页 |
| ·课题背景及研究目的和意义 | 第12-14页 |
| ·课题来源和论文的主要工作 | 第14-16页 |
| ·课题来源 | 第14页 |
| ·论文的主要工作及结构 | 第14-16页 |
| 第二章 锁相环路的基本工作原理 | 第16-25页 |
| ·锁相环概述 | 第16-19页 |
| ·锁相环的构成 | 第16-17页 |
| ·闭环控制系统的工作原理 | 第17-18页 |
| ·锁相环工作原理 | 第18-19页 |
| ·锁相环的基本分类 | 第19-20页 |
| ·锁相环的工作过程 | 第20-21页 |
| ·锁相环的应用和性能参数 | 第21-23页 |
| ·锁相环的应用 | 第21-22页 |
| ·锁相环的主要性能参数 | 第22-23页 |
| ·本章小结 | 第23-25页 |
| 第三章 全数字锁相环电路设计 | 第25-52页 |
| ·全数字锁相环的发展概况 | 第25-26页 |
| ·全数字锁相环的的系统设计 | 第26-28页 |
| ·锁相环各个电路部件的设计 | 第28-44页 |
| ·鉴相器 | 第29-33页 |
| ·全数字环路滤波器 | 第33-38页 |
| ·数字控制振荡器 | 第38-42页 |
| ·分频器 | 第42-43页 |
| ·N 值控制计数器 | 第43-44页 |
| ·抖动监控电路 | 第44页 |
| ·ADPLL 的频域分析 | 第44-46页 |
| ·软件仿真 | 第46-51页 |
| ·总结 | 第51-52页 |
| 第四章 FPGA 测试 | 第52-65页 |
| ·ADPLL 的行为分析 | 第52-55页 |
| ·ADPLL 的 FPGA 实现 | 第55-62页 |
| ·FPGA 简介 | 第55页 |
| ·全数字锁相环的时序仿真 | 第55-57页 |
| ·引脚设定 | 第57-59页 |
| ·FPGA 测试 | 第59-62页 |
| ·全数字锁相环的应用 | 第62-64页 |
| ·波纹(相位抖动)的减少 | 第64页 |
| ·总结 | 第64-65页 |
| 第五章 总结 | 第65-67页 |
| 参考文献 | 第67-69页 |
| 攻读硕士学位期间发表的论文 | 第69-70页 |
