稳定低功耗全数字时钟产生电路的研究
| 摘要 | 第3-4页 |
| abstract | 第4页 |
| 第1章 引言 | 第8-13页 |
| 1.1 选题背景及意义 | 第8-11页 |
| 1.1.1 片上系统简介 | 第9-10页 |
| 1.1.2 低电压设计的发展趋势 | 第10-11页 |
| 1.1.3 本设计的难点与主要贡献 | 第11页 |
| 1.2 论文各部分主要内容 | 第11-13页 |
| 第2章 锁相环的电路设计 | 第13-24页 |
| 2.1 本章引论 | 第13页 |
| 2.2 锁相环的基本结构 | 第13-19页 |
| 2.2.1 鉴相器 | 第13-15页 |
| 2.2.2 电荷泵 | 第15-17页 |
| 2.2.3 环路滤波器 | 第17页 |
| 2.2.4 振荡器 | 第17-18页 |
| 2.2.5 分频器 | 第18-19页 |
| 2.3 模拟锁相环的基本原理 | 第19-20页 |
| 2.4 数字锁相环的基本原理 | 第20-21页 |
| 2.5 基于ΔΣ调制器的小数分频锁相环 | 第21-22页 |
| 2.6 锁相环的主要性能指标 | 第22-23页 |
| 2.6.1 相位噪声 | 第22-23页 |
| 2.6.2 杂散 | 第23页 |
| 2.6.3 时钟抖动 | 第23页 |
| 2.6.4 锁定时间和锁定频率范围 | 第23页 |
| 2.7 本章小结 | 第23-24页 |
| 第3章 高频环形振荡器的设计与实现 | 第24-39页 |
| 3.1 本章引论 | 第24页 |
| 3.2 电路设计与仿真 | 第24-36页 |
| 3.2.1 鉴频鉴相器 | 第25-27页 |
| 3.2.2 全差分电荷泵 | 第27-28页 |
| 3.2.3 环路滤波器 | 第28-29页 |
| 3.2.4 振荡器控制电路 | 第29页 |
| 3.2.5 振荡器 | 第29-33页 |
| 3.2.6 分频器 | 第33-34页 |
| 3.2.7 系统仿真结果 | 第34-36页 |
| 3.3 芯片测试结果 | 第36-38页 |
| 3.4 本章小结 | 第38-39页 |
| 第4章 基于二进制鉴相器的数字时钟产生电路 | 第39-61页 |
| 4.1 本章引论 | 第39-41页 |
| 4.2 电路设计与仿真 | 第41-52页 |
| 4.2.0 BBPD/BBPFD | 第42-43页 |
| 4.2.1 DLF | 第43页 |
| 4.2.2 DCO | 第43-46页 |
| 4.2.3 分频器 | 第46-47页 |
| 4.2.4 混合FIR滤波 | 第47-50页 |
| 4.2.5 DTC | 第50-51页 |
| 4.2.6 DLL | 第51页 |
| 4.2.7 系统仿真结果 | 第51-52页 |
| 4.3 芯片测试结果 | 第52-56页 |
| 4.4 进一步探究 | 第56-60页 |
| 4.5 本章小结 | 第60-61页 |
| 第5章 结论与展望 | 第61-63页 |
| 5.1 论文总结 | 第61-62页 |
| 5.2 展望 | 第62-63页 |
| 参考文献 | 第63-65页 |
| 致谢 | 第65-67页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第67页 |
