| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 研究背景及意义 | 第16-17页 |
| 1.2 研究现状 | 第17页 |
| 1.3 研究内容与章节安排 | 第17-20页 |
| 第二章 红外图像信号预处理算法研究 | 第20-32页 |
| 2.1 非均匀性产生机理分析 | 第20-21页 |
| 2.2 两点定标校正算法 | 第21-23页 |
| 2.3 基于神经网络的非均匀性校正算法 | 第23-25页 |
| 2.4 红外图像增强机理分析 | 第25页 |
| 2.5 基于直方图均衡化的增强算法 | 第25-27页 |
| 2.6 本文采用的非均匀性校正和增强算法 | 第27-32页 |
| 第三章 信号预处理电路系统的设计 | 第32-58页 |
| 3.1 SoC FPGA系统硬件设计 | 第32-52页 |
| 3.1.1 SDRAM控制器 | 第32-33页 |
| 3.1.2 Frame Reader帧读取器IP核 | 第33-35页 |
| 3.1.3 本文直方图均衡化增强模块 | 第35-42页 |
| 3.1.4 Clocked Video Output视频输出IP核 | 第42-43页 |
| 3.1.5 Qsys硬件集成 | 第43-52页 |
| 3.2 SoC FPGA系统软件开发 | 第52-58页 |
| 3.2.1 BMP位图的读取 | 第52页 |
| 3.2.2 虚拟地址内存映射 | 第52-53页 |
| 3.2.3 进行IP核配置 | 第53-54页 |
| 3.2.4 基于神经网络的非均匀性校正 | 第54-55页 |
| 3.2.5 软硬件协同一体化 | 第55-58页 |
| 第四章 设计验证及结果分析 | 第58-68页 |
| 4.1 直方图均衡化增强模块仿真 | 第58-65页 |
| 4.1.1 直方图统计模块 | 第58-60页 |
| 4.1.2 直方图累计模块 | 第60-61页 |
| 4.1.3 直方图映射模块 | 第61-62页 |
| 4.1.4 整体功能仿真实验 | 第62-65页 |
| 4.2 系统运行及结果分析 | 第65-68页 |
| 4.2.1 开发板前期配置搭建 | 第65-66页 |
| 4.2.2 预处理成像结果分析 | 第66-68页 |
| 第五章 基于Intel HLS编译器的加速设计与验证 | 第68-100页 |
| 5.1 设计和校验组件和testbench | 第70-76页 |
| 5.1.1 设计非均匀性校正和增强算法组件 | 第71-72页 |
| 5.1.2 设计testbench验证程序 | 第72-76页 |
| 5.2 优化和改善组件 | 第76-88页 |
| 5.2.1 嵌套循环的顺序优化 | 第78-79页 |
| 5.2.2 嵌套循环的合并优化 | 第79-81页 |
| 5.2.3 数据位宽的优化 | 第81-83页 |
| 5.2.4 定制性的组件优化 | 第83-88页 |
| 5.3 通过仿真检验组件IP | 第88-90页 |
| 5.4 在Intel Quartus Prime中综合 | 第90-91页 |
| 5.5 在系统中集成设计的组件IP | 第91-100页 |
| 5.5.1 基于Avalon-ST接口封装的组件IP | 第92-95页 |
| 5.5.2 基于Avalon-MM从接口封装的组件IP | 第95-100页 |
| 第六章 总结与展望 | 第100-104页 |
| 参考文献 | 第104-108页 |
| 致谢 | 第108-110页 |
| 作者简介 | 第110-111页 |
