| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题来源及研究的目的和意义 | 第8页 |
| 1.2 国内外研究现状 | 第8-10页 |
| 1.2.1 国外发展概况 | 第8-10页 |
| 1.2.2 国内发展概况 | 第10页 |
| 1.2.3 研究现状分析 | 第10页 |
| 1.3 本文研究内容 | 第10-12页 |
| 第2章 DELTA SIGMA ADC的系统级设计 | 第12-22页 |
| 2.1 DELTA SIGMA ADC的结构分析 | 第12-15页 |
| 2.1.1 抗混叠滤波器 | 第12-13页 |
| 2.1.2 Delta Sigma调制器 | 第13-15页 |
| 2.1.3 数字滤波器 | 第15页 |
| 2.2 DELTA SIGMA调制器的系统级设计 | 第15-21页 |
| 2.2.1 Delta Sigma调制器的结构 | 第15-16页 |
| 2.2.2 调制器的阶数及过采样率 | 第16-18页 |
| 2.2.3 调制器Simulink模型以及系统信噪比 | 第18-20页 |
| 2.2.4 稳定输入范围和积分器输出摆幅 | 第20-21页 |
| 2.3 本章小结 | 第21-22页 |
| 第3章 DELTA SIGMA ADC的电路实现 | 第22-54页 |
| 3.1 DELTA SIGMA ADC系统参数 | 第22-23页 |
| 3.2 DELTA SIGMA调制器的电路设计 | 第23-45页 |
| 3.2.1 两相不交叠时钟 | 第23-24页 |
| 3.2.2 双采样开关电容积分器 | 第24-32页 |
| 3.2.3 低压低功耗运算放大器 | 第32-39页 |
| 3.2.4 带隙基准电流源 | 第39-43页 |
| 3.2.5 加法器 | 第43页 |
| 3.2.6 比较器 | 第43-44页 |
| 3.2.7 一位DA | 第44-45页 |
| 3.3 DELTA SIGMA ADC的数字部分设计 | 第45-49页 |
| 3.3.1 数字降采样滤波器 | 第46-47页 |
| 3.3.2 时钟分频器 | 第47-48页 |
| 3.3.3 过载检测模块 | 第48页 |
| 3.3.4 串行接.电路 | 第48-49页 |
| 3.4 DELTA SIGMA ADC仿真结果及分析 | 第49-52页 |
| 3.4.1 Delta Sigma调制器仿真结果 | 第49-51页 |
| 3.4.2 Delta Sigma ADC仿真结果 | 第51-52页 |
| 3.5 本章小结 | 第52-54页 |
| 第4章 DELTA SIGMA ADC的版图设计 | 第54-61页 |
| 4.1 DELTA SIGMA ADC中模拟调制器版图设计 | 第54-56页 |
| 4.1.1 全差动布局 | 第54-55页 |
| 4.1.2 敏感信号与时钟信号的布线 | 第55-56页 |
| 4.2 DELTA SIGMA ADC中数字滤波器版图设计 | 第56页 |
| 4.3 DELTA SIGMA ADC整体版图设计 | 第56-57页 |
| 4.4 DELTA SIGMA ADC晶体管级后仿真 | 第57-60页 |
| 4.4.1 Delta Sigma调制器的后仿结果 | 第57-59页 |
| 4.4.2 Delta Sigma ADC的后仿结果 | 第59页 |
| 4.4.3 Delta Sigma ADC数字部分功耗的确定 | 第59页 |
| 4.4.4 Delta Sigma调制器优值对比 | 第59-60页 |
| 4.5 本章小结 | 第60-61页 |
| 结论 | 第61-62页 |
| 参考文献 | 第62-66页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第66-68页 |
| 致谢 | 第68页 |
