大容量OTP存储器的设计与研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-17页 |
| 1.1 课题研究意义及背景 | 第10-11页 |
| 1.2 国内外发展现状 | 第11-16页 |
| 1.3 论文结构与主要工作 | 第16-17页 |
| 第二章 存储单元结构设计与测试 | 第17-27页 |
| 2.1 介质层反熔丝击穿机理 | 第17-18页 |
| 2.2 多种存储单元结构介绍 | 第18-22页 |
| 2.2.1 浮栅型存储单元结构 | 第18-19页 |
| 2.2.2 3-Transistor单元结构介绍 | 第19-20页 |
| 2.2.3 Two-Port反熔丝结构 | 第20-22页 |
| 2.3 存储单元设计方案 | 第22-26页 |
| 2.3.1 2T2C存储单元 | 第22-23页 |
| 2.3.2 存储单元测试 | 第23-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第三章 大容量存储器的电路设计 | 第27-48页 |
| 3.1 存储器整体结构 | 第27-28页 |
| 3.2 256Kbit OTP存储阵列结构 | 第28-29页 |
| 3.3 地址信号电路设计 | 第29-31页 |
| 3.3.1 地址译码电路 | 第29-30页 |
| 3.3.2 地址信号检测电路 | 第30-31页 |
| 3.4 编程电路设计 | 第31-35页 |
| 3.4.1 电荷泵设计 | 第31-34页 |
| 3.4.2 振荡信号产生电路 | 第34-35页 |
| 3.5 数据读取电路设计 | 第35-41页 |
| 3.5.1 灵敏放大器设计 | 第35-37页 |
| 3.5.2 DICE锁存电路设计 | 第37-40页 |
| 3.5.3 双向数据输入输出电路 | 第40-41页 |
| 3.6 使能控制信号设计 | 第41-45页 |
| 3.6.1 编程使能控制 | 第41-43页 |
| 3.6.2 输出使能信号控制 | 第43-44页 |
| 3.6.3 片选使能信号控制 | 第44-45页 |
| 3.7 容量扩展电路设计 | 第45-47页 |
| 3.8 本章小结 | 第47-48页 |
| 第四章 存储器版图设计 | 第48-60页 |
| 4.1 存储器整体版图设计 | 第48-54页 |
| 4.1.1 存储器布局规划 | 第48-50页 |
| 4.1.2 电源规划 | 第50-51页 |
| 4.1.3 整体布线规划 | 第51-54页 |
| 4.2 存储器模块版图设计 | 第54-57页 |
| 4.2.1 存储阵列版图 | 第54-55页 |
| 4.2.2 灵敏放大器版图实现 | 第55页 |
| 4.2.3 电荷泵版图实现 | 第55-56页 |
| 4.2.4 备用版图模块设计 | 第56-57页 |
| 4.3 版图验证 | 第57-59页 |
| 4.3.1 物理验证 | 第57-58页 |
| 4.3.2 后仿真验证 | 第58-59页 |
| 4.4 本章小结 | 第59-60页 |
| 第五章 芯片测试 | 第60-63页 |
| 5.1 芯片测试方法介绍 | 第60-62页 |
| 5.2 本章小结 | 第62-63页 |
| 第六章 结论 | 第63-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 攻读硕士学位期间取得的成果 | 第67-68页 |
