| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 课题背景和研究意义 | 第10-11页 |
| 1.2 现有的FPGA测试方法 | 第11-13页 |
| 1.2.1 传统的硬件测试方法 | 第11-12页 |
| 1.2.2 基于ATE的测试方法 | 第12页 |
| 1.2.3 基于边界扫描的测试方法 | 第12-13页 |
| 1.2.4 基于BIST的测试方法 | 第13页 |
| 1.3 本课题的主要研究内容 | 第13-14页 |
| 1.4 论文章节安排 | 第14-16页 |
| 第二章 Virtex Ⅱ系列FPGA的内嵌IP核的结构和工作原理 | 第16-32页 |
| 2.1 Virtex Ⅱ系列FPGA的Block RAM的基本结构和工作原理 | 第18-26页 |
| 2.1.1 嵌入式存储器的简单介绍 | 第18-21页 |
| 2.1.2 Block RAM的基本结构和工作原理 | 第21-26页 |
| 2.1.2.1 Block RAM的基本简介 | 第21-22页 |
| 2.1.2.2 Block RAM的工作原理 | 第22-23页 |
| 2.1.2.3 Block RAM的写操作工作模式 | 第23-25页 |
| 2.1.2.4 读写操作的冲突 | 第25页 |
| 2.1.2.5 Block RAM的特性说明 | 第25-26页 |
| 2.2 Virtex Ⅱ系列FPGA的嵌入式乘法器的基本结构和工作原理 | 第26-31页 |
| 2.2.1 Virtex Ⅱ系列FPGA的乘法器核 | 第26页 |
| 2.2.2 Booth乘法器 | 第26-29页 |
| 2.2.3 具有Booth编码的Wallace-tree乘法器 | 第29-30页 |
| 2.2.4 Virtex Ⅱ系列FPGA的乘法器IP核的结构 | 第30-31页 |
| 2.3 本章小结 | 第31-32页 |
| 第三章 基于边界扫描和位流回读的FPGA测试系统 | 第32-44页 |
| 3.1 基于边界扫描和位流回读的FPGA测试系统的构架 | 第32-33页 |
| 3.2 基于边界扫描和位流回读的FPGA测试系统的工作原理 | 第33-43页 |
| 3.2.1 位流回读 | 第33-35页 |
| 3.2.2 FPGA的内嵌边界扫描模块 | 第35-36页 |
| 3.2.3 USB-JTAG电缆的特点 | 第36-38页 |
| 3.2.4 基于USB-JTAG电缆线的边界扫描和位流回读的主控程序 | 第38-39页 |
| 3.2.5 位流解析模块 | 第39-41页 |
| 3.2.6 故障诊断与定位模块 | 第41-42页 |
| 3.2.7 自动化测试流程 | 第42-43页 |
| 3.3 本章小结 | 第43-44页 |
| 第四章 Virtex Ⅱ系列FPGA内嵌IP核的测试方法 | 第44-61页 |
| 4.1 基于位流回读的FPGA测试方法 | 第44-46页 |
| 4.1.1 基于BIST的FPGA测试方法 | 第44-45页 |
| 4.1.2 基于位流回读的FPGA测试方法 | 第45-46页 |
| 4.2 Block RAM的测试算法 | 第46-56页 |
| 4.2.1 Block RAM的故障模型 | 第46-48页 |
| 4.2.2 Block RAM的测试算法 | 第48-55页 |
| 4.2.3 Block RAM的具体测试方案 | 第55-56页 |
| 4.3 乘法器的测试算法 | 第56-59页 |
| 4.3.1 乘法器的4×4和5×3测试算法 | 第56-58页 |
| 4.3.2 乘法器的具体测试方案 | 第58-59页 |
| 4.4 本章小结 | 第59-61页 |
| 第五章 Virtex Ⅱ系列FPGA内嵌IP核的测试实验 | 第61-75页 |
| 5.1 FPGA的故障注入方法 | 第61-65页 |
| 5.1.1 FPGA中常见的故障 | 第61-63页 |
| 5.1.2 FPGA中具体的故障注入方法 | 第63-65页 |
| 5.2 FPGA的设计文件 | 第65页 |
| 5.3 FPGA内嵌IP核的测试实验 | 第65-73页 |
| 5.3.1 BRAM的测试实验 | 第66-69页 |
| 5.3.2 乘法器的测试实验 | 第69-73页 |
| 5.4 测试评估 | 第73-74页 |
| 5.5 本章小结 | 第74-75页 |
| 第六章 总结 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-79页 |
| 攻硕期间取得的研究成果 | 第79页 |
