| 前言 | 第4-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第11-18页 |
| 1.1 课题的研究背景 | 第11-12页 |
| 1.2 课题的研究内容 | 第12页 |
| 1.3 EDA 技术概述 | 第12-17页 |
| 1.3.1 EDA 技术系统的构成 | 第14-15页 |
| 1.3.2 EDA 技术实现目标 | 第15-16页 |
| 1.3.3 EDA 工程设计流程 | 第16-17页 |
| 1.4 小结 | 第17-18页 |
| 第2章 FPGA 特点及设计方法 | 第18-27页 |
| 2.1 FPGA 结构及工作原理 | 第18-21页 |
| 2.1.1 FPGA 内部构造 | 第18-19页 |
| 2.1.2 FPGA 工作原理 | 第19-21页 |
| 2.2 基于 QUARTUSII 的 FPGA 设计流程 | 第21-22页 |
| 2.3 硬件描述语言 VHDL | 第22-26页 |
| 2.3.1 VHDL 程序结构 | 第23-25页 |
| 2.3.2 VHDL 语言常用语句 | 第25-26页 |
| 2.4 小结 | 第26-27页 |
| 第3章 频率测量方法的选择 | 第27-34页 |
| 3.1 频率测量原理 | 第27-29页 |
| 3.2 直接测频法 | 第29-30页 |
| 3.2.1 直接测频法测频原理 | 第29页 |
| 3.2.2 直接测频法误差分析 | 第29-30页 |
| 3.3 周期测频法 | 第30-31页 |
| 3.3.1 周期测频法原理 | 第30页 |
| 3.3.2 周期测频法误差分析 | 第30-31页 |
| 3.4 多周期同步频率测量方法 | 第31-33页 |
| 3.4.1 多周期同步测量方法工作原理 | 第31-32页 |
| 3.4.2 多周期同步测频法误差分析 | 第32-33页 |
| 3.5 小结 | 第33-34页 |
| 第4章 基于 FPGA 频率计的分析与设计 | 第34-50页 |
| 4.1 频率整体设计 | 第34页 |
| 4.2 频率计中功能电路的工作原理 | 第34-35页 |
| 4.2.1 基准频率信号产生电路 | 第34页 |
| 4.2.2 频率测量及显示控制电路 | 第34-35页 |
| 4.2.3 显示输出电路 | 第35页 |
| 4.2.4 电源电路 | 第35页 |
| 4.3 频率计各功能电路的具体设计 | 第35-49页 |
| 4.3.1 频率测量及显示控制模块的设计 | 第36-46页 |
| 4.3.2 基准频率信号产生电路的设计 | 第46-47页 |
| 4.3.3 电源电路的设计 | 第47-48页 |
| 4.3.4 显示电路的设计 | 第48-49页 |
| 4.4 本章小结 | 第49-50页 |
| 第5章 总结及展望 | 第50-52页 |
| 5.1 总结 | 第50页 |
| 5.2 展望 | 第50-52页 |
| 参考文献 | 第52-54页 |
| 致谢 | 第54-55页 |
| 作者简介及科研成果 | 第55页 |