摘要 | 第4-5页 |
Abstract | 第5-6页 |
目录 | 第7-10页 |
图录 | 第10-12页 |
表录 | 第12-13页 |
第一章 绪论 | 第13-21页 |
1.1 研究背景 | 第13-15页 |
1.2 研究现状 | 第15-18页 |
1.2.1 可重构计算机研究现状 | 第15-16页 |
1.2.2 高层次综合研究现状 | 第16-18页 |
1.3 课题来源和意义 | 第18-19页 |
1.4 主要工作及创新点 | 第19页 |
1.5 论文结构安排 | 第19-21页 |
第二章 可重构计算与高层次综合 | 第21-31页 |
2.1 可重构计算 | 第21-24页 |
2.1.1 FPGA | 第21-22页 |
2.1.2 可重构技术 | 第22页 |
2.1.3 可重构系统分类 | 第22-24页 |
2.2 高层次综合 | 第24-27页 |
2.2.1 可重构计算机研究现状 | 第24-25页 |
2.2.2 高层次综合语法 | 第25-27页 |
2.2.3 高层次综合接口 | 第27页 |
2.3 Impulse C | 第27-30页 |
2.3.1 板级支持包 | 第27-28页 |
2.3.2 Impulse C特性分析 | 第28-30页 |
2.4 本章小结 | 第30-31页 |
第三章 基于高层次综合的软硬件协同计算 | 第31-43页 |
3.1 高层次综合工具应用于松耦合系统方法研究 | 第31-33页 |
3.1.1 板级支持包 | 第31-32页 |
3.1.2 CSPE方法 | 第32-33页 |
3.2 基于以太网的可靠传输协议研究 | 第33-36页 |
3.2.1 设计原则和消息格式 | 第33-35页 |
3.2.2 ARTP通信规范 | 第35-36页 |
3.3 基于Impulse C的进程并行方法研究 | 第36-38页 |
3.3.1 Impulse C现有并行方法 | 第36-37页 |
3.3.2 WSFR方法 | 第37-38页 |
3.4 基于Impulse C的UI接口总线桥研究 | 第38-40页 |
3.4.1 mem接口与UI接口 | 第38-39页 |
3.4.2 EWBB总线桥 | 第39-40页 |
3.5 本章小结 | 第40-43页 |
第四章 PRCA原理验证平台高层次综合环境的设计与实现 | 第43-59页 |
4.1 基于CoDeveloper的高层次综合平台定制 | 第43-46页 |
4.1.1 板级支持包设计 | 第43-44页 |
4.1.2 高层次综合软件栈 | 第44-45页 |
4.1.3 基于Vivado HLS的高层次综合环境设计与实现 | 第45-46页 |
4.2 数据链路层控制模块的设计与实现 | 第46-52页 |
4.2.1 总体设计 | 第46-48页 |
4.2.2 接收模块设计与实现 | 第48-50页 |
4.2.3 发送模块设计与实现 | 第50-52页 |
4.3 WSFR方法的实现 | 第52-55页 |
4.3.1 数据拼接方法 | 第52-53页 |
4.3.2 板级支持包 | 第53-54页 |
4.3.3 实验验证 | 第54-55页 |
4.4 EWBB总线桥的设计与实现 | 第55-58页 |
4.4.1 状态机设计 | 第55-56页 |
4.4.2 宽数组读写操作 | 第56-58页 |
4.5 本章小结 | 第58-59页 |
第五章 测试与实验分析 | 第59-71页 |
5.1 N-Body问题概述 | 第59-61页 |
5.1.1 PP算法 | 第59-60页 |
5.1.2 参考实验和数据 | 第60-61页 |
5.2 N-Body求解问题设计 | 第61-63页 |
5.2.1 接口与并行程序设计 | 第61-62页 |
5.2.2 管理进程设计 | 第62-63页 |
5.3 代码生成与仿真 | 第63-67页 |
5.3.1 软硬件代码生成与分析 | 第64-65页 |
5.3.2 仿真 | 第65-66页 |
5.3.3 硬件配置文件与软件可执行程序生成 | 第66-67页 |
5.4 实际运行与结果分析 | 第67-69页 |
5.4.1 实验运行与正确性分析 | 第67-68页 |
5.4.2 实验运行与效率分析 | 第68-69页 |
5.5 本章小结 | 第69-71页 |
结束语 | 第71-73页 |
致谢 | 第73-75页 |
参考文献 | 第75-81页 |
作者简历 | 第81页 |