高效率CMOS包络放大器芯片设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 研究工作的背景与意义 | 第10-13页 |
| 1.2 国内外研究历史与现状 | 第13-14页 |
| 1.3 本文的主要工作与贡献 | 第14-15页 |
| 1.4 论文组织结构 | 第15-16页 |
| 第二章 包络跟踪技术理论基础 | 第16-26页 |
| 2.1 ET-PA系统基本结构 | 第16-17页 |
| 2.2 ET-PA系统的效率 | 第17-20页 |
| 2.3 ET技术的优势 | 第20-23页 |
| 2.4 包络放大器的实现形式 | 第23-25页 |
| 2.4.1 线性稳压器结构 | 第23-24页 |
| 2.4.2 开关变换器结构 | 第24页 |
| 2.4.3 线性稳压器与开关变换器级联结构 | 第24-25页 |
| 2.4.4 线性稳压器与开关变换器并联结构 | 第25页 |
| 2.5 本章小结 | 第25-26页 |
| 第三章 混合式包络放大器设计基础 | 第26-39页 |
| 3.1 包络信号频谱特性 | 第26-27页 |
| 3.2 混合式包络放大器原理分析 | 第27-35页 |
| 3.2.1 小信号线性工作状态 | 第29-33页 |
| 3.2.2 非线性工作状态 | 第33-34页 |
| 3.2.3 线性工作状态到非线性工作状态的转换 | 第34-35页 |
| 3.3 混合型包络放大器效率分析 | 第35-38页 |
| 3.3.1 静态功率损耗 | 第36页 |
| 3.3.2 线性级动态功率损耗 | 第36-37页 |
| 3.3.3 开关级动态功率损耗 | 第37-38页 |
| 3.4 本章小结 | 第38-39页 |
| 第四章 CMOS混合式包络放大器设计 | 第39-61页 |
| 4.1 电路设计指标 | 第39页 |
| 4.2 混合式包络放大器结构设计 | 第39-40页 |
| 4.3 模块电路设计 | 第40-51页 |
| 4.3.1 线性级电路设计 | 第40-43页 |
| 4.3.2 开关级电路设计 | 第43-45页 |
| 4.3.3 控制电路设计 | 第45-49页 |
| 4.3.4 包络检波器电路设计 | 第49-51页 |
| 4.4 版图设计与后仿验证 | 第51-56页 |
| 4.4.1 版图设计 | 第51-54页 |
| 4.4.2 版图后仿真 | 第54-56页 |
| 4.5 测试与结果 | 第56-60页 |
| 4.6 本章小结 | 第60-61页 |
| 第五章 高效率CMOS双开关混合式包络放大器设计 | 第61-74页 |
| 5.1 电路设计指标 | 第61页 |
| 5.2 改进动机 | 第61-62页 |
| 5.3 双开关混合式包络放大器结构设计 | 第62-65页 |
| 5.4 模块电路设计 | 第65-69页 |
| 5.4.1 线性级电路设计 | 第65-68页 |
| 5.4.2 开关级及控制电路设计 | 第68-69页 |
| 5.5 版图设计与后仿真 | 第69-72页 |
| 5.5.1 版图设计 | 第69-70页 |
| 5.5.2 版图后仿真 | 第70-72页 |
| 5.6 本章小结 | 第72-74页 |
| 第六章 全文总结与展望 | 第74-76页 |
| 6.1 全文总结 | 第74-75页 |
| 6.2 后续工作展望 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-82页 |
| 攻读硕士学位期间取得的成果 | 第82-83页 |
