首页--工业技术论文--无线电电子学、电信技术论文--基本电子电路论文--倍频器、分频器、变频器论文--分频器论文

多模多标准射频接收机中小数分频器和AFC的设计

摘要第4-5页
Abstract第5-6页
第1章 绪论第10-16页
    1.1 课题背景与意义第10-12页
    1.2 频率综合器综述第12-13页
    1.3 研究内容与设计指标第13-15页
    1.4 论文的组织结构第15-16页
第2章 小数频率综合器的基本原理与系统设计第16-36页
    2.1 基本模块与线性化模型第16-23页
        2.1.1 压控振荡器第17-18页
        2.1.2 鉴频鉴相器和电荷泵第18-19页
        2.1.3 环路滤波器第19-20页
        2.1.4 分频器第20-22页
        2.1.5 △-∑调制器第22页
        2.1.6 自动频率校准第22页
        2.1.7 锁相环系统传递函数第22-23页
    2.2 锁相环的稳定性分析与动态特性第23-27页
        2.2.1 四阶二型锁相环稳定性分析第23-25页
        2.2.2 环路动态特性第25-26页
        2.2.3 环路滤波器参数计算第26-27页
    2.3 小数频率综合器性能分析第27-33页
        2.3.1 频率综合器相位噪声分析第27-29页
        2.3.2 △-∑调制器量化噪声的影响第29-33页
        2.3.3 输出频率范围与频率分辨率第33页
    2.4 小数频率综合器的系统结构设计第33-35页
    2.5 本章小结第35-36页
第3章 小数分频器的设计第36-60页
    3.1 高速二分频器的设计第37-44页
        3.1.1 电路结构第37-39页
        3.1.2 参数设计第39-41页
        3.1.3 缓冲设计第41-42页
        3.1.4 前仿真结果第42-44页
    3.2 0.5步进可编程分频器的设计第44-51页
        3.2.1 相位切换电路第44-48页
        3.2.2 整数可编程分频器第48-49页
        3.2.3 前仿真结果第49-51页
    3.3 △-∑调制器的设计第51-59页
        3.3.1 △-∑调制器基本原理第51-55页
        3.3.2 △-∑调制器结构设计第55-57页
        3.3.3 前仿真结果第57-59页
    3.4 本章小结第59-60页
第4章 AFC的设计第60-74页
    4.1 AFC的基本原理第60-62页
        4.1.1 AFC原理概述第60页
        4.1.2 时间比较法AFC第60-61页
        4.1.3 频率比较法AFC第61-62页
    4.2 AFC原理设计第62-67页
        4.2.1 结构设计第62-63页
        4.2.2 最优控制字搜索模块设计第63-66页
        4.2.3 环路带宽校准模块设计第66-67页
    4.3 AFC中辅助模块的设计第67-70页
        4.3.1 高速预计数器的设计第67-68页
        4.3.2 可编程电荷泵的设计第68-69页
        4.3.3 基准电路与参考电压的设计第69-70页
    4.4 AFC的仿真第70-73页
        4.4.1 建立宽带VCO的Verilog AMS模型第70-71页
        4.4.2 AFC的仿真第71-73页
    4.5 本章小结第73-74页
第5章 版图设计及后仿真结果第74-86页
    5.1 版图设计要点第74-77页
        5.1.1 版图布局与匹配第74-75页
        5.1.2 减小干扰与提高可靠性第75-76页
        5.1.3 其他设计要点第76-77页
    5.2 版图设计与后仿真结果第77-83页
        5.2.1 高速二分频器第77-79页
        5.2.2 0.5步进可编程分频器第79-80页
        5.2.3 小数分频器第80-81页
        5.2.4 AFC第81-82页
        5.2.5 整体版图第82-83页
    5.3 测试方案第83-85页
    5.4 本章小结第85-86页
第6章 总结与展望第86-88页
参考文献第88-94页
致谢第94-96页
攻读硕士学位期间发表的论文第96页

论文共96页,点击 下载论文
上一篇:模拟延时单元集成电路设计
下一篇:频率综合器中关键模块的设计