| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-17页 |
| 1.1 课题背景及研究的目的与意义 | 第9-12页 |
| 1.1.1 课题来源 | 第9页 |
| 1.1.2 课题研究的目的与意义 | 第9-12页 |
| 1.2 国内外研究现状 | 第12-15页 |
| 1.3 本文主要研究内容及组织结构 | 第15-17页 |
| 第2章 多核结构设计及研究平台 | 第17-34页 |
| 2.1 多核处理器设计 | 第17-20页 |
| 2.1.1 SPARC | 第17-18页 |
| 2.1.2 JOP | 第18-20页 |
| 2.2 多核体系结构设计 | 第20-23页 |
| 2.2.1 同构多核结构 | 第20-21页 |
| 2.2.2 异构多核结构 | 第21-23页 |
| 2.3 SoCLib 系统仿真平台 | 第23-33页 |
| 2.3.1 SoCLib 平台的关键模块 | 第23-25页 |
| 2.3.2 SoCLib 系统搭建 | 第25-28页 |
| 2.3.3 建模语言 | 第28-30页 |
| 2.3.4 SoCLib 上 IP 核的建模机制 | 第30-33页 |
| 2.4 本章小结 | 第33-34页 |
| 第3章 基于 SoCLib 平台的多核系统设计 | 第34-46页 |
| 3.1 同构系统在 SoCLib 平台上的实现 | 第34-36页 |
| 3.1.1 同构多核系统架构 | 第34-35页 |
| 3.1.2 顶层文件设计及硬件模块设计 | 第35-36页 |
| 3.2 异构多核结构的设计 | 第36-39页 |
| 3.2.1 异构方案 | 第36-37页 |
| 3.2.2 异构多核架构 | 第37-39页 |
| 3.3 JOP 处理器核模块设计 | 第39-41页 |
| 3.4 仿真平台其他模块设计 | 第41-45页 |
| 3.4.1 片上网络互连模块设计 | 第42-43页 |
| 3.4.2 地址模块设计 | 第43-44页 |
| 3.4.3 异构多核结构在 FPGA 开发板上的实现 | 第44-45页 |
| 3.5 本章小结 | 第45-46页 |
| 第4章 仿真与测试 | 第46-55页 |
| 4.1 SoCLib 平台仿真启动 | 第46-47页 |
| 4.2 多核处理器系统功能测试 | 第47-53页 |
| 4.2.1 测试步骤 | 第48-49页 |
| 4.2.2 测试结果 | 第49-53页 |
| 4.3 JOP 处理器功能测试 | 第53-54页 |
| 4.4 本章小结 | 第54-55页 |
| 结论 | 第55-56页 |
| 参考文献 | 第56-60页 |
| 攻读学位期间发表的学术论文 | 第60-62页 |
| 致谢 | 第62-63页 |