| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-18页 |
| 1.1 MicroTCA架构 | 第10-15页 |
| 1.1.1 工业计算机技术的发展 | 第10-11页 |
| 1.1.2 MicroTCA的技术结构 | 第11-14页 |
| 1.1.3 AMC构架 | 第14-15页 |
| 1.2 多核MAC子卡设计的意义 | 第15-16页 |
| 1.2.1 MAC协议处理的概念和具体内容 | 第15-16页 |
| 1.2.2 多核MAC子卡设计的必要性与创新点 | 第16页 |
| 1.2.3 多核MAC子卡的功能 | 第16页 |
| 1.3 本论文的研究内容 | 第16-17页 |
| 1.4 论文结构安排 | 第17-18页 |
| 第二章 基于MicroTCA架构的多核MAC子卡设计的总体方案 | 第18-32页 |
| 2.1 多核MAC子卡需求分析 | 第18页 |
| 2.2 MAC协议处理板以往方案分析及改进方案的提出 | 第18-20页 |
| 2.3 MAC协议处理器及MAC-PHY协议处理器选型 | 第20-25页 |
| 2.3.1 MAC协议处理器 | 第20-23页 |
| 2.3.2 MAC-PHY处理器 | 第23-25页 |
| 2.4 高速数据接口 | 第25-28页 |
| 2.4.1 常见串行传输协议 | 第26-27页 |
| 2.4.2 Virtex-5 SX95T与P2020间接口协议选择 | 第27页 |
| 2.4.3 Virtex-5 SX95T与子板PHY芯片VSC8486接口 | 第27-28页 |
| 2.5 万兆以太网实现方案设计 | 第28-29页 |
| 2.6 本章小结 | 第29-32页 |
| 第三章 基于MicroTCA架构的多核MAC子卡功能模块设计 | 第32-56页 |
| 3.1 多核MAC子卡总体模块及数据通道 | 第32-33页 |
| 3.2 FPGA设计 | 第33-40页 |
| 3.2.1 GTP电路设计 | 第34-38页 |
| 3.2.2 QDR Ⅱ-SRAM | 第38-40页 |
| 3.3 P2020设计 | 第40-44页 |
| 3.3.1 DDR3电路设计 | 第40-41页 |
| 3.3.2 FLASH电路设计 | 第41-43页 |
| 3.3.3 上电启动流程 | 第43-44页 |
| 3.4 VSC8486设计 | 第44-47页 |
| 3.5 CPLD设计 | 第47-49页 |
| 3.5.1 CPLD-XC2C384 | 第47-48页 |
| 3.5.2 FPGA配置模式 | 第48页 |
| 3.5.3 JTAG模式 | 第48-49页 |
| 3.5.4 JTAG静电保护问题分析及电路设计 | 第49页 |
| 3.6 时钟网络设计 | 第49-51页 |
| 3.7 电源系统 | 第51-54页 |
| 3.7.1 板卡器件电源功耗估计 | 第51-52页 |
| 3.7.2 系统总体供电方案 | 第52-54页 |
| 3.7.3 上电顺序控制 | 第54页 |
| 3.8 本章小结 | 第54-56页 |
| 第四章 高速串行总线信号完整性设计及验证 | 第56-66页 |
| 4.1 信号完整性的概念及研究意义 | 第56页 |
| 4.2 GTP高速串行传输 | 第56-63页 |
| 4.2.1 GTP收发器参考时钟设计 | 第57-60页 |
| 4.2.2 GTP收发器电源设计 | 第60-61页 |
| 4.2.3 PCB叠层设计 | 第61-63页 |
| 4.3 信号完整性验证 | 第63-65页 |
| 4.3.1 GTP串行信号眼图 | 第63-64页 |
| 4.3.2 GTP串行信号双向数据传输测试 | 第64-65页 |
| 4.4 本章小结 | 第65-66页 |
| 第五章 总结与展望 | 第66-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70页 |
