| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第12-16页 |
| 1.1 课题研究背景 | 第12-13页 |
| 1.2 课题相关研究 | 第13页 |
| 1.3 本文主要工作 | 第13-16页 |
| 第二章 纳米工艺下时钟树分析 | 第16-30页 |
| 2.1 静态时序分析及时钟偏差 | 第16-18页 |
| 2.1.1 静态时序分析 | 第16-17页 |
| 2.1.2 时钟偏差 | 第17-18页 |
| 2.2 片上误差和共同路径悲观去除对时钟树的影响 | 第18-20页 |
| 2.2.1 片上误差 | 第18-19页 |
| 2.2.2 共同路径悲观去除 | 第19-20页 |
| 2.3 多模式多端角对时钟树的影响 | 第20-23页 |
| 2.3.1 多模式多端角 | 第20-22页 |
| 2.3.2 多端角下时钟偏差的变化 | 第22-23页 |
| 2.4 门控时钟对时钟树的影响 | 第23-28页 |
| 2.4.1 门控时钟技术 | 第23-25页 |
| 2.4.2 门控时钟对时钟树综合的影响 | 第25-28页 |
| 2.5 本章总结 | 第28-30页 |
| 第三章 多级门控时钟结构优化 | 第30-45页 |
| 3.1 门控时钟降级 | 第30-35页 |
| 3.1.1 门控时钟降级方法 | 第30-31页 |
| 3.1.2 逻辑门组的选择 | 第31-34页 |
| 3.1.3 门控时钟降级流程 | 第34-35页 |
| 3.2 逻辑门组合并 | 第35-39页 |
| 3.2.1 逻辑门组合并方法 | 第35-37页 |
| 3.2.2 合并逻辑门组流程 | 第37-39页 |
| 3.3 门控时钟复制 | 第39-42页 |
| 3.3.1 门控时钟复制方法 | 第39-41页 |
| 3.3.2 门控时钟复制流程 | 第41-42页 |
| 3.4 门控时钟结构优化对设计产生的影响 | 第42-44页 |
| 3.5 本章总结 | 第44-45页 |
| 第四章 时钟树的选择与实现 | 第45-57页 |
| 4.1 时钟树结构 | 第45-49页 |
| 4.1.1 时钟树结构 | 第45-48页 |
| 4.1.2 各种时钟树的对比 | 第48-49页 |
| 4.2 混合时钟树的实现 | 第49-56页 |
| 4.2.1 混合时钟树 | 第49-50页 |
| 4.2.2 IC Compiler实现混合时钟树流程 | 第50-56页 |
| 4.3 本章总结 | 第56-57页 |
| 第五章 实验与分析 | 第57-64页 |
| 5.1 设计的基本概况 | 第57-58页 |
| 5.2 YHFT-XX时钟结构优化 | 第58-60页 |
| 5.3 时钟结构优化后自动时钟树综合 | 第60-61页 |
| 5.4 时钟结构优化后混合时钟树综合 | 第61-63页 |
| 5.5 本章总结 | 第63-64页 |
| 第六章 总结和展望 | 第64-66页 |
| 6.1 总结 | 第64页 |
| 6.2 展望 | 第64-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 作者在学期间取得的学术成果 | 第70页 |