一种低功耗抗辐射的TCAM系统设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 CAM及其抗辐射技术简介 | 第8-22页 |
| 1.1 课题背景及研究意义 | 第8-9页 |
| 1.2 CAM简介 | 第9-13页 |
| 1.2.1 CAM的单元结构 | 第10-12页 |
| 1.2.2 TCAM的单元结构 | 第12-13页 |
| 1.3 软错误对存储器的影响 | 第13-17页 |
| 1.3.1 软错误对DRAM的影响 | 第14-15页 |
| 1.3.2 软错误对SRAM的影响 | 第15-17页 |
| 1.3.3 多位翻转的影响 | 第17页 |
| 1.4 CAM的抗辐射技术 | 第17-20页 |
| 1.4.1 电路层次加固 | 第17-18页 |
| 1.4.2 瞬时软错误检测 | 第18-19页 |
| 1.4.3 系统层次加固 | 第19-20页 |
| 1.5 论文研究内容与结构 | 第20-22页 |
| 2 新型抗软错误加固TCAM系统 | 第22-49页 |
| 2.1 新型加固系统的结构和原理 | 第22-25页 |
| 2.2 新型TCAM匹配线设计 | 第25-35页 |
| 2.2.1 传统NAND型TCAM匹配线 | 第25-27页 |
| 2.2.2 新型NAND型TCAM匹配线 | 第27-32页 |
| 2.2.3 新型匹配线的仿真与分析 | 第32-35页 |
| 2.3 汉明编码和译码纠错电路设计 | 第35-40页 |
| 2.3.1 汉明编码和译码纠错原理 | 第36-37页 |
| 2.3.2 汉明编码和译码纠错电路的实现 | 第37-38页 |
| 2.3.3 电路的仿真与分析 | 第38-40页 |
| 2.4 eDRAM存储阵列设计 | 第40-48页 |
| 2.4.1 三管DRAM存储单元 | 第40-41页 |
| 2.4.2 传统开放式DRAM阵列的结构和原理 | 第41-43页 |
| 2.4.3 本文采用的eDRAM阵列的结构和原理 | 第43-45页 |
| 2.4.4 eDRAM阵列的仿真和分析 | 第45-48页 |
| 2.5 本章小结 | 第48-49页 |
| 3 抗软错误加固TCAM系统的仿真与分析 | 第49-58页 |
| 3.1 无错误的仿真与分析 | 第49-54页 |
| 3.1.1 系统功能验证 | 第49-52页 |
| 3.1.2 功耗分析 | 第52-53页 |
| 3.1.3 延迟分析 | 第53-54页 |
| 3.2 有错误的仿真与分析 | 第54-57页 |
| 3.2.1 软错误模型 | 第54-55页 |
| 3.2.2 系统纠错能力分析 | 第55-57页 |
| 3.3 本章小结 | 第57-58页 |
| 4 关键电路的版图设计与验证 | 第58-63页 |
| 4.1 集成电路版图设计方法 | 第58页 |
| 4.2 关键电路的版图设计 | 第58-61页 |
| 4.2.1 TCAM匹配线的版图设计 | 第59-60页 |
| 4.2.2 汉明编码和译码电路的版图设计 | 第60-61页 |
| 4.2.3 eDRAM电路的版图设计介绍 | 第61页 |
| 4.3 版图验证 | 第61-62页 |
| 4.4 本章小结 | 第62-63页 |
| 结论 | 第63-64页 |
| 参考文献 | 第64-68页 |
| 攻读硕士学位期间发表学术论文情况 | 第68-69页 |
| 致谢 | 第69-70页 |
