基于FPGA的RFID数据加解密算法研究
| 摘要 | 第1-5页 |
| Abstract | 第5-7页 |
| 目录 | 第7-10页 |
| Contents | 第10-13页 |
| 第一章 绪论 | 第13-20页 |
| ·课题研究背景 | 第13-14页 |
| ·课题研究的目的及意义 | 第14页 |
| ·RFID射频系统攻击形式 | 第14-15页 |
| ·RFID安全技术研究现状 | 第15-18页 |
| ·RFID安全措施研究现状 | 第15-16页 |
| ·AES加解密安全算法研究现状 | 第16-18页 |
| ·论文主要工作 | 第18页 |
| ·论文内容安排 | 第18-20页 |
| 第二章 AES加解密算法原理分析 | 第20-31页 |
| ·AES算法简介 | 第20页 |
| ·AES相关数学知识 | 第20-23页 |
| ·域的概念 | 第20-21页 |
| ·域上的多项式运算 | 第21-23页 |
| ·AES运算过程 | 第23-24页 |
| ·AES算法结构分析 | 第24-30页 |
| ·轮数 | 第24-25页 |
| ·字节变换 | 第25-27页 |
| ·行移位 | 第27-28页 |
| ·列混合 | 第28-29页 |
| ·轮密钥加 | 第29-30页 |
| ·密钥扩展 | 第30页 |
| ·本章小结 | 第30-31页 |
| 第三章 AES加解密算法的优化设计 | 第31-63页 |
| ·设计目标 | 第31页 |
| ·AES加解密IP核的优化设计 | 第31-46页 |
| ·AES IP核的整体设计架构 | 第31-34页 |
| ·低功耗设计 | 第34-35页 |
| ·AES多级流水架构设计 | 第35-39页 |
| ·字节变换优化实现 | 第39-41页 |
| ·列混合运算资源复用设计 | 第41-42页 |
| ·密钥扩展算法资源复用设计 | 第42-46页 |
| ·AES加解密IP核的MCU扩展接口设计 | 第46-55页 |
| ·扩展接口的功能与时序 | 第46-50页 |
| ·扩展接口设计与亚稳态处理 | 第50-55页 |
| ·Modelsim仿真 | 第55-60页 |
| ·AES IP核的综合与性能分析 | 第60-61页 |
| ·本章小结 | 第61-63页 |
| 第四章 AES加解密IP核的UVM验证 | 第63-73页 |
| ·System Verilog介绍 | 第63页 |
| ·UVM验证方法学 | 第63-66页 |
| ·UVM验证方法学介绍 | 第63-64页 |
| ·UVM验证方法学原理 | 第64-66页 |
| ·UVM验证平台搭建 | 第66-70页 |
| ·UVM测试用例与测试结果 | 第70-72页 |
| ·本章小结 | 第72-73页 |
| 第五章 AES IP核的FPGA板级验证与应用 | 第73-83页 |
| ·AES IP核FPGA板级验证 | 第73-78页 |
| ·FPGA板级验证 | 第73-76页 |
| ·功耗分析 | 第76-78页 |
| ·AES IP核在加密射频通信中的应用 | 第78-82页 |
| ·RFID芯片结构介绍 | 第78-79页 |
| ·RISC指令集CPU介绍 | 第79-80页 |
| ·CPU调用设计的AES IP核过程 | 第80-81页 |
| ·加密射频通信实验平台 | 第81-82页 |
| ·本章小结 | 第82-83页 |
| 总结与展望 | 第83-85页 |
| 1 工作总结 | 第83页 |
| 2 展望 | 第83-85页 |
| 参考文献 | 第85-89页 |
| 攻读硕士学位期间发表的论文 | 第89-91页 |
| 致谢 | 第91页 |
