基于SATA总线技术的雷达I/Q数据记录重演系统设计
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 1. 绪论 | 第8-13页 |
| ·课题背景及意义 | 第8-9页 |
| ·课题设计基本原理 | 第9-11页 |
| ·课题研究内容 | 第11页 |
| ·硬件部分 | 第11页 |
| ·软件部分 | 第11页 |
| ·论文组织结构 | 第11-13页 |
| 2. SATA协议分析 | 第13-39页 |
| ·SATA协议体系结构 | 第13-14页 |
| ·物理层 | 第14-19页 |
| ·物理层提供的服务 | 第14-15页 |
| ·物理层模块 | 第15-16页 |
| ·物理层OOB(带外信号) | 第16-19页 |
| ·链路层 | 第19-29页 |
| ·链路层的功能 | 第19-20页 |
| ·链路层的传输方式 | 第20-21页 |
| ·链路层校验及编码方式 | 第21-24页 |
| ·链路层状态机 | 第24-29页 |
| ·传输层 | 第29-37页 |
| ·传输层的功能 | 第29页 |
| ·帧信息结构(FIS) | 第29-32页 |
| ·传输层状态机 | 第32-37页 |
| ·应用层 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 3. 系统硬件实现 | 第39-46页 |
| ·FPGA的选型 | 第39-40页 |
| ·FPGA外围电路设计 | 第40-43页 |
| ·FPGA与SATA硬盘接口 | 第40页 |
| ·FPGA与以太网口接口 | 第40-41页 |
| ·光纤接口 | 第41-42页 |
| ·FPGA与SSRAM的连接 | 第42-43页 |
| ·电源网络设计 | 第43-45页 |
| ·本章小结 | 第45-46页 |
| 4. SATA传输层设计 | 第46-62页 |
| ·传输层框架 | 第46页 |
| ·FIS检测单元 | 第46-49页 |
| ·接收缓存 | 第49-51页 |
| ·发送缓存 | 第51-54页 |
| ·FIS建立单元 | 第52页 |
| ·DMA控制器 | 第52-54页 |
| ·寄存器组 | 第54-56页 |
| ·传输层状态机 | 第56-60页 |
| ·传输层工作方式简介 | 第60-61页 |
| ·本章小结 | 第61-62页 |
| 5. SATA链路层设计 | 第62-69页 |
| ·链路层框架 | 第62页 |
| ·CRC计算 | 第62-63页 |
| ·扰码 | 第63-64页 |
| ·8b/10b编码单元 | 第64-65页 |
| ·原语生成 | 第65-66页 |
| ·链路层状态机 | 第66-67页 |
| ·链路层工作方式 | 第67-68页 |
| ·本章小节 | 第68-69页 |
| 6. 仿真与验证 | 第69-74页 |
| ·功能验证概述 | 第69页 |
| ·8b/10b编码单元仿真 | 第69-70页 |
| ·CRC计算单元仿真 | 第70-71页 |
| ·FIS建立单元仿真 | 第71页 |
| ·乒乓操作仿真 | 第71-72页 |
| ·FIS检测单元仿真 | 第72-73页 |
| ·本章小结 | 第73-74页 |
| 总结与展望 | 第74-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-79页 |
| 附录A 雷达I/Q数据记录重演系统PCB及实物图 | 第79-80页 |
| 附录B 部分Verilog程序 | 第80-81页 |
