| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-10页 |
| 1 绪论 | 第10-18页 |
| ·铁路信号联锁系统研究现状 | 第10-13页 |
| ·联锁系统概述 | 第10-11页 |
| ·国内外联锁系统介绍 | 第11-13页 |
| ·联锁系统软件硬件现状及研究意义 | 第13-17页 |
| ·联锁系统层级结构及功能 | 第13-14页 |
| ·联锁系统软件硬件现状及研究意义 | 第14-17页 |
| ·本文研究内容及组织结构 | 第17-18页 |
| 2 基于TMS570的嵌入式联锁机的设计 | 第18-40页 |
| ·联锁机需求分析 | 第18页 |
| ·联锁系统总体硬件结构设计 | 第18-24页 |
| ·联锁机芯片选型及功能设计 | 第24-34页 |
| ·CPU片选型 | 第24-29页 |
| ·联锁机功能设计 | 第29-34页 |
| ·联锁系统安全性相关分析 | 第34-38页 |
| ·联锁机单机失效率计算 | 第34-35页 |
| ·高安全性联锁机CPU安全特性 | 第35-37页 |
| ·联锁机安全性计算分析 | 第37-38页 |
| ·硬件电路实现 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 3 系统软件设计 | 第40-66页 |
| ·系统软件安全设计思想 | 第40-46页 |
| ·安全核的提出 | 第40-42页 |
| ·联锁系统安全核结构 | 第42-44页 |
| ·联锁系统安全核结构数据接口 | 第44-46页 |
| ·通信层软件设计 | 第46-49页 |
| ·以太网程序设计 | 第46-47页 |
| ·CAN总线程序设计 | 第47-49页 |
| ·联锁逻辑软件设计 | 第49-59页 |
| ·进路选排模块设计 | 第50-51页 |
| ·进路选排一致检查模块 | 第51-52页 |
| ·进路预先锁闭模块 | 第52-53页 |
| ·信号开放及保持模块 | 第53-55页 |
| ·进路正常解锁模块 | 第55-59页 |
| ·安全策略软件设计 | 第59-65页 |
| ·基于拓扑学的联锁逻辑变量描述 | 第59-60页 |
| ·安全策略理论 | 第60-63页 |
| ·安全策略软件设计 | 第63-65页 |
| ·本章小结 | 第65-66页 |
| 4 系统实现与验证 | 第66-77页 |
| ·开发环境介绍 | 第66-69页 |
| ·Code Composer Studio开发环境介绍 | 第66-67页 |
| ·HAL Code Generator代码生成器 | 第67页 |
| ·联锁系统硬件仿真环境 | 第67-69页 |
| ·系统仿真测试 | 第69-76页 |
| ·仿真测试方法 | 第69-71页 |
| ·进路控制功能测试 | 第71-76页 |
| ·本章小结 | 第76-77页 |
| 5 总结与展望 | 第77-79页 |
| ·总结 | 第77页 |
| ·展望 | 第77-79页 |
| 参考文献 | 第79-82页 |
| 图索引 | 第82-84页 |
| 表索引 | 第84-85页 |
| 作者简历 | 第85-87页 |
| 学位论文数据集 | 第87页 |