| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·国内外研究及应用现状 | 第7-10页 |
| ·多网网关设备的研究现状 | 第7-8页 |
| ·网络处理器技术和发展趋势 | 第8-10页 |
| ·研究背景及意义 | 第10-11页 |
| ·本文研究内容及章节安排 | 第11-13页 |
| 第二章 IXP2350 网络处理器及其软件开发原理 | 第13-33页 |
| ·网络处理器概述 | 第13-14页 |
| ·IXP2350 主要硬件单元 | 第14-21页 |
| ·Intel XScale Core | 第15页 |
| ·微引擎 | 第15-19页 |
| ·SRAM 控制器 | 第19页 |
| ·DRAM 控制器 | 第19-20页 |
| ·SHaC 单元 | 第20页 |
| ·媒质与交换结构接口 | 第20页 |
| ·网络处理器引擎 | 第20-21页 |
| ·IXP2XXX 软件可移植性框架及开发环境 | 第21-24页 |
| ·Intel IXA 软件可移植性框架 | 第21-23页 |
| ·IXP2350 软件开发环境 | 第23-24页 |
| ·IXP2350 关键技术及编程模型研究 | 第24-33页 |
| ·多处理和多线程机制 | 第24-26页 |
| ·串行数据流处理问题 | 第26-27页 |
| ·分布式缓存及折叠技术 | 第27页 |
| ·微引擎编程模型 | 第27-33页 |
| 第三章 多网网关硬件平台及软件实现方案 | 第33-39页 |
| ·多网网关平台及其功能 | 第33页 |
| ·基于IXP2350 的多网网关硬件平台 | 第33-36页 |
| ·构成多网网关的硬件平台FID523MC1 | 第33-34页 |
| ·多网网关硬件实现方案 | 第34-36页 |
| ·基于IXP2350 的多网网关软件实现方案 | 第36-39页 |
| ·多网网关软件实现方案 | 第36-38页 |
| ·多网网关软件模块划分与资源分配 | 第38-39页 |
| 第四章 基于 IXP2350 的多网网关软件设计与实现 | 第39-67页 |
| ·数据面原型软件功能与模块组成 | 第39-40页 |
| ·分组处理软件微模块设计 | 第40-65页 |
| ·分组接收模块(Packet Rx) | 第40-49页 |
| ·解封装模块(Decapsulation for Ethernet) | 第49-50页 |
| ·IPv4 分组转发模块(IPv4 Packet Forwarder) | 第50-58页 |
| ·封装模块(Encapsulation for Ethernet) | 第58-59页 |
| ·队列管理模块(Queue Management) | 第59页 |
| ·分组调度模块(Packet Scheduler) | 第59-60页 |
| ·分组发送模块(Packet Tx) | 第60-65页 |
| ·ATM/AAL5 处理软件微模块设计 | 第65-67页 |
| ·ATM/AAL5 接收微模块 | 第65页 |
| ·AAL5 发送微模块 | 第65-66页 |
| ·ATM 发送微模块 | 第66-67页 |
| 第五章 多网网关平台软件仿真与调试 | 第67-85页 |
| ·系统组成及微引擎资源分配 | 第67-68页 |
| ·转发系统组成 | 第67页 |
| ·系统资源分配 | 第67-68页 |
| ·开发者工作台仿真工具及环境 | 第68-69页 |
| ·模拟仿真调试 | 第69-81页 |
| ·仿真参数配置 | 第69-74页 |
| ·仿真结果及分析 | 第74-81页 |
| ·硬件调试 | 第81-83页 |
| ·测试中遇到的问题及解决 | 第83-85页 |
| 结束语 | 第85-87页 |
| 致谢 | 第87-89页 |
| 参考文献 | 第89-91页 |
| 作者在读期间研究成果 | 第91-92页 |
