WCDMA直放站系统中数字预失真技术的设计与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-8页 |
| 目录 | 第8-10页 |
| 第一章 绪论 | 第10-14页 |
| ·课题的研究背景 | 第10-11页 |
| ·WCDMA原理简介 | 第11-12页 |
| ·直放站原理简介 | 第12-13页 |
| ·本文的主要内容和安排 | 第13-14页 |
| 第二章 功率放大器简介及建模 | 第14-20页 |
| ·功率放大器的特征曲线 | 第14-15页 |
| ·功率放大器的对信号的畸变 | 第15-17页 |
| ·AM-AM畸变 | 第15-16页 |
| ·AM-PM畸变 | 第16-17页 |
| ·功率放大器的建模 | 第17-19页 |
| ·严格无记忆模型 | 第17-18页 |
| ·拟无记忆模型 | 第18-19页 |
| ·有记忆模型 | 第19页 |
| ·本章小结 | 第19-20页 |
| 第三章 记忆多项式DPD算法的性能仿真 | 第20-45页 |
| ·数学原理 | 第20-22页 |
| ·仿真信源的构建 | 第22-24页 |
| ·浮点算法仿真方案 | 第24-34页 |
| ·浮点仿真的平台框图 | 第24-26页 |
| ·浮点仿真步骤 | 第26-27页 |
| ·浮点仿真结果 | 第27-33页 |
| ·浮点仿真结论 | 第33-34页 |
| ·DPD定点算法仿真方案 | 第34-44页 |
| ·定点仿真原理 | 第34-35页 |
| ·定点仿真平台说明 | 第35-36页 |
| ·DPD定点算法的关键操作 | 第36-37页 |
| ·DPD定点算法的仿真步骤 | 第37-38页 |
| ·DPD定点算法的仿真结果 | 第38-44页 |
| ·DPD定点算法的仿真结论 | 第44页 |
| ·本章小结 | 第44-45页 |
| 第四章 DPD系统的硬件解决方案 | 第45-75页 |
| ·硬件平台关键芯片简介 | 第45-51页 |
| ·FPGA芯片 | 第45-48页 |
| ·主链路AD芯片 | 第48-49页 |
| ·反馈链路的AD芯片 | 第49-50页 |
| ·主链路的DA芯片 | 第50-51页 |
| ·DPD系统的整体架构 | 第51-53页 |
| ·DPD系统的FPGA部分详细设计 | 第53-60页 |
| ·DPD系统的FPGA的顶层设计 | 第53-54页 |
| ·时钟模块 | 第54页 |
| ·AD6655接口模块 | 第54-55页 |
| ·插值滤波模块 | 第55-56页 |
| ·AD80141接口模块 | 第56-57页 |
| ·AD9779接口模块 | 第57-58页 |
| ·捕获RAM模块 | 第58-60页 |
| ·DPD滤波器的FPGA设计 | 第60-63页 |
| ·DPD滤波器实现架构 | 第60-61页 |
| ·LUT地址空间分配设计 | 第61-62页 |
| ·资源清单 | 第62-63页 |
| ·DPD参数估计的FPGA设计 | 第63-66页 |
| ·MICROBLAZE的配置 | 第63-64页 |
| ·DPD参数估计流程图 | 第64-65页 |
| ·关键程序说明 | 第65-66页 |
| ·FPGA设计中的关键IP核的介绍与说明 | 第66-75页 |
| ·硬核乘法器 | 第66-68页 |
| ·cordic计算器 | 第68-69页 |
| ·FIR滤波器 | 第69-71页 |
| ·DDS频率综合器 | 第71-73页 |
| ·复数乘法器 | 第73-75页 |
| 第五章 DPD硬件系统的性能测试 | 第75-82页 |
| ·测试平台框图 | 第75页 |
| ·测试平台仪器仪表清单 | 第75-76页 |
| ·测试平台实物照片 | 第76-78页 |
| ·测试平台照片 | 第76页 |
| ·数字中频板照片 | 第76-77页 |
| ·上下混频模块实物照片(左为下混频,右为上混频) | 第77页 |
| ·doherty功放照片 | 第77-78页 |
| ·测试数据表格 | 第78-79页 |
| ·测试性能截图 | 第79-81页 |
| ·信号源输出的WCDMA的3载波信号的PSD图 | 第79-80页 |
| ·不加DPD模块的功放输出信号的PSD图 | 第80-81页 |
| ·加入DPD模块后的功放输出信号的PSD图 | 第81页 |
| ·测试结论 | 第81-82页 |
| 第六章 论文总结与未来展望 | 第82-83页 |
| 参考文献 | 第83-84页 |
| 致谢 | 第84-85页 |
| 攻读学位期间发表的学术论文 | 第85页 |
