摘要 | 第1-5页 |
ABSTRACT | 第5-7页 |
目录 | 第7-10页 |
第一章 引言 | 第10-14页 |
·片上系统设计方法 | 第10-11页 |
·大容量存储控制 | 第11-12页 |
·本文研究目标 | 第12页 |
·本论文的内容安排 | 第12-14页 |
第二章 大容量片上系统设计技术 | 第14-55页 |
·概述 | 第14-19页 |
·片上系统设计流程 | 第19-22页 |
·知识产权核的设计和可重用技术 | 第22-32页 |
·片上系统设计中的知识产权核设计 | 第22-23页 |
·知识产权核可重用的基本原则 | 第23-29页 |
·知识产权核开发流程 | 第29-32页 |
·大容量存储器控制芯片软硬件协同设计平台的建立 | 第32-53页 |
·软硬件协同技术 | 第33-35页 |
·大容量存储器控制芯片片上系统设计平台的建立 | 第35-53页 |
·基于平台设计的并行版本管理 | 第53页 |
·片上系统的测试技术 | 第53-55页 |
第三章 硬件主要知识产权核模块的设计 | 第55-112页 |
·嵌入式精简指令集CPU知识产权核的设计 | 第55-66页 |
·概述 | 第55-56页 |
·精简指令集的体系结构设计 | 第56-57页 |
·精简指令集CPU的指令系统设计 | 第57-59页 |
·精简指令集的中央处理单元CPU的存储器结构 | 第59页 |
·单时钟周期精简指令集CPU知识产权核设计技术 | 第59-64页 |
·可下载固件的精简指令集CPU架构 | 第64-66页 |
·ECC算法分析及实现 | 第66-87页 |
·概述 | 第66-68页 |
·BCH算法 | 第68-80页 |
·Reed-Solomon算法 | 第80-87页 |
·安全数字卡标准协议模块的实现 | 第87-107页 |
·安全数字卡的协议标准概述 | 第87-88页 |
·总线拓扑 | 第88-90页 |
·总线协议 | 第90-99页 |
·SD模式的时序 | 第99-102页 |
·SD接口知识产权模块的实现 | 第102-107页 |
·闪存直接存储器访问知识产权模块研究 | 第107-112页 |
·闪存直接存储器访问知识产权模块的实现 | 第107-108页 |
·闪速存储器直接存储器访问模块设计结果 | 第108-112页 |
第四章 大容量存储器片上系统芯片的固件设计 | 第112-120页 |
·启动只读存储器的程序设计 | 第112-114页 |
·固件的编译及仿真技术 | 第114-120页 |
·同件的编译 | 第115-117页 |
·固件的仿真 | 第117-120页 |
第五章 芯片生产测试平台(testbench)设计 | 第120-132页 |
·测试基准的设计流程 | 第120-123页 |
·大容量存储器片上系统芯片测试基准的具体实现 | 第123-132页 |
·大容量存储器片上系统芯片管脚 | 第123-126页 |
·仿真测试向量的生成 | 第126-128页 |
·测试基准的生成 | 第128-130页 |
·测试基准文件的验证 | 第130-132页 |
第六章 大容量存储器片上系统芯片测试结果 | 第132-145页 |
·芯片的直流特性 | 第132-134页 |
·最大值范围(Absolute Maximum Ratings) | 第132页 |
·推荐工作条件(Recommended Operating Conditions) | 第132-133页 |
·漏电流和电容(Leakage Current and Capacitance) | 第133-134页 |
·2.5V可编程I/O单元的直流特性 | 第134页 |
·芯片的交流特性 | 第134-139页 |
·SD卡接口信号交流特性 | 第135页 |
·闪速存储器接口信号交流特性 | 第135-139页 |
·芯片的读、写特性 | 第139-142页 |
·SD安全数字卡的突发存取速度 | 第140页 |
·SD安全数字卡的连续读写速度测试 | 第140-142页 |
·芯片版图和封装图 | 第142-145页 |
·芯片版图 | 第142-143页 |
·芯片封装图 | 第143-145页 |
第七章 结论 | 第145-148页 |
·本文研究的成果 | 第145-146页 |
·论文的改进方向 | 第146-148页 |
参考文献 | 第148-158页 |
致谢 | 第158-159页 |