板级光互连协议研究与FPGA实现
| 摘要 | 第1-6页 |
| Abstract | 第6-12页 |
| 第1章 绪论 | 第12-18页 |
| ·选题背景及意义 | 第12-14页 |
| ·电互连发展的瓶颈 | 第12-13页 |
| ·VSR 协议简介 | 第13-14页 |
| ·国内外研究现状 | 第14-15页 |
| ·国外研究动态 | 第14-15页 |
| ·国内研究动态 | 第15页 |
| ·本课题的来源及所做的主要工作 | 第15-16页 |
| ·本论文的组织结构 | 第16-18页 |
| 第2章 Box-to-Box 互连协议设计 | 第18-34页 |
| ·概述 | 第18-19页 |
| ·物理层功能定义 | 第19-22页 |
| ·数据链路层功能定义 | 第22-32页 |
| ·8B/10B 码 | 第22-23页 |
| ·协议原语 | 第23-24页 |
| ·数据帧及其传输 | 第24-25页 |
| ·流量控制 | 第25-27页 |
| ·协议用户接口 | 第27-29页 |
| ·通道初始化 | 第29-30页 |
| ·错误检测和传递 | 第30-31页 |
| ·时钟补偿与空闲字符 | 第31-32页 |
| ·设计总结 | 第32-34页 |
| 第3章 协议实现的开发环境 | 第34-42页 |
| ·FPGA 开发流程介绍 | 第34-36页 |
| ·开发环境介绍 | 第36-42页 |
| ·硬件描述语言Verilog | 第36-37页 |
| ·Virtex-II Pro 系列FPGA | 第37-39页 |
| ·开发工具介绍 | 第39-42页 |
| 第4章 协议单通道模式实现 | 第42-59页 |
| ·RocketIO | 第42-45页 |
| ·RocketIO 结构 | 第42-43页 |
| ·RocketIO 定制要点 | 第43-45页 |
| ·单通道模式的FPGA 实现 | 第45-57页 |
| ·SERDES 模块 | 第46-47页 |
| ·子链路模块 | 第47-54页 |
| ·空闲字符产生模块 | 第54-55页 |
| ·通道验证模块 | 第55页 |
| ·流量控制模块 | 第55-56页 |
| ·发送端用户接口模块 | 第56-57页 |
| ·接收端用户接口模块 | 第57页 |
| ·实现总结 | 第57-59页 |
| 第5章 协议整体验证与分析 | 第59-70页 |
| ·互连协议的验证 | 第59-67页 |
| ·仿真环境建立 | 第59-60页 |
| ·协议功能仿真验证 | 第60-64页 |
| ·协议时序仿真验证 | 第64-65页 |
| ·协议下载后验证 | 第65-67页 |
| ·互连协议的分析 | 第67-69页 |
| ·链路性能 | 第67-68页 |
| ·实现相关FPGA 资源耗用和功耗分析 | 第68-69页 |
| ·本章小结 | 第69-70页 |
| 结论 | 第70-72页 |
| 参考文献 | 第72-75页 |
| 致谢 | 第75-76页 |
| 附录A RocketIO引脚分布图 | 第76-77页 |
| 附录B 攻读学位期间所发表的学术论文目录 | 第77页 |
